UNIVERSIDAD POLITCNICA SALESIANA

INTEL PENTIUM PRIMERA GENERACION Intel Pentium es una gama de microprocesadores de quinta generacin con arquitectura x86 producidos por Intel Corporation. El primer Pentium se lanz al mercado el 22 de marzo de 1993,1 con velocidades iniciales de 60 y 66 MHz, 3.100.000 transistores, cache interno de 8 KiB para datos y 8 KiB para instrucciones; sucediendo al procesador Intel 80486. Intel no lo llam 586 debido a que no es posible registrar una marca compuesta solamente de nmeros. El chip se empaqueta en formato PGA (Pin Grid Array) de 273 pines.

MICROPROCESADOR PENTIUM P5
La versin estndar del microprocesador Pentium P5 emplea tecnologa superescalar, que le permite ejecutar dos operaciones enteras no dependientes simultneamente, gracias a la presencia de dos unidades aritmtico-lgicas para operaciones con enteros. Pentium P5 puede ejecutar dos operaciones enteras no dependientes en un ciclo del reloj interno, o una operacin de suma o multiplicacin con punto flotante en cada ciclo. El coprocesador matemtico est incorporado al microprocesador Pentium P5, y ha sido mejorado considerablemente con respecto al coprocesador matemtico del 486, mediante la independizacin de los componentes para ejecutar sumas, multiplicaciones y divisiones. El entubamiento de los procesos con punto flotante, y la tecnologa escalar utilizada, permiten que el coprocesador matemtico del Pentium P5 llegue a ser en promedio 5 veces ms rpido que el coprocesador matemtico del 486.

MICROPROCESADOR PENTIUM P5
Pentium P5 utiliza un bus de datos de 64 bits (el doble que el 486). Posee 8 Kbytes de memoria cach de primer nivel tipo write-back para manejo exclusivo de instrucciones, y tiene otros 8 Kbytes independientes de memoria cach de primer nivel tipo write-back para el manejo de datos. Adems, permite la incorporacin de memoria cach externa de segundo nivel para descongestionar al microprocesador. La tecnologa de muy alta escala de integracin (VLSI / very large scale of integration) empleada en el microprocesador Pentium P5 original permite que sus micro transistores tengan una dimensin de 0.8 micras (0.8x10-6 metros). El microprocesador Pentium P5 original se lo encuentra en dos versiones: de 60 Mhz y de 66 Mhz.

MICROPROCESADOR PENTIUM P5
Como el Pentium sigue el modelo del procesador 386/486 y aade unas pocas instrucciones adicionales pero ningn registro programable, ha sido denominado un diseo del tipo 486+. La mejora ms significativa sobre el 486 ha ocurrido en la unidad de punto flotante. Hasta ese momento, Intel no haba prestado mucha atencin a la computacin de punto flotante, que tradicionalmente haba sido el bastin de las estaciones de ingeniera. Todo esto ha cambiado con el Pentium: la unidad de punto flotante es una prioridad para Intel, ya que debe competir en el mercado de Windows NT con los procesadores RISC tales como el chip Alpha 21064 de Digital Equipment Corporation y el MIPS R4000 de Silicon Graphics. Esto puede ayudar a explicar por qu el Pentium presenta un incremento de 5 veces en el rendimiento de punto flotante cuando se le compara con el diseo del 486. En contraste, Intel slo pudo extraer un aumento del doble para operaciones de punto fijo o enteros.

MICROPROCESADOR PENTIUM P54C

El gran aumento de rendimiento tiene su contraparte en el consumo de energa: 13 watt bajo la operacin normal y 16 watt a plena potencia (3,2 amperes x 5 volt = 16 watt), lo que hace que el chip se caliente demasiado y los fabricantes de tarjetas madres (motherboards) tengan que agregar complicados sistemas de refrigeracin. Teniendo esto en cuenta, Intel puso en el mercado el 7 de marzo de 1994 la segunda generacin de procesadores Pentium P54C. Se introdujo con las velocidades de 90 y 100 MHz con tecnologa de 0,6 micrones y posteriormente se agregaron las versiones de 120, 133, 150, 160 y 200 MHz con tecnologa de 0,35 micrones. En todos los casos se redujo la tensin de alimentacin a 3,3 volt. Esto redujo drsticamente el consumo de electricidad. De esta manera el chip ms rpido (el de 200 MHz) consume lo mismo que el de 66 MHz. Estos integrados vienen con 296 pines. Adems la cantidad de transistores subi a 3.300.000. Esto se debe a que se agreg circuitera adicional de control de clock, un controlador de interrupciones avanzado programable (APIC) y una interfaz para procesamiento dual

MICROPROCESADOR PENTIUM P5
En octubre de 1994, un matemtico report en Internet que la Pentium tena un error que se presentaba cuando se usaba la unidad de punto flotante para hacer divisiones (instruccin FDIV) con determinadas combinaciones de nmeros. Por ejemplo: 962 306 957 033 / 11 010 046 = 87 402,6282027341 (respuesta correcta) 962 306 957 033 / 11 010 046 = 87 399,5805831329 (Pentium fallada)

MICROPROCESADOR PENTIUM P55C

El defecto se propag rpidamente y al poco tiempo el problema era conocido por gente que ni siquiera tena computadora. Este bug se arregl en las versiones posteriores de los Pentium 60/66 MHz y en las versiones posteriores de los Pentium 75/90/100 MHz. En enero de 1997 apareci una tercera generacin de Pentium, que incorpora lo que Intel llama tecnologa MMX (MultiMedia eXtensions) con lo que se agregan 57 instrucciones adicionales. Estn disponibles en velocidades de 66/166 MHz, 66/200 MHz y 66/233 MHz (velocidad externa/interna). Las nuevas caractersticas incluyen una unidad MMX y el doble de cach. El Pentium MMX(P55C) tiene 4.500.000 transistores con un proceso CMOSsilicio de 0,35 micrones mejorado que permite bajar la tensin a 2,8 volt. Externamente posee 321 pines.

MICROPROCESADOR PENTIUM P5

Las aplicaciones multimedia desarrolladas para el P54C llegan a ejecutarse hasta un 10% ms rpido, sin embargo, las nuevas aplicaciones multimedia que se estn desarrollando a partir de su introduccin, que estn aprovechando el nuevo micro cdigo, llegan ha ejecutarse hasta 4 veces ms rpido que en el P54C. Un cambio tecnolgico importante en el Pentium P55C, es que la ejecucin de cada operacin elemental requiere de 6 fases entubadas, en lugar de las 5 fases del P5 y del P54C. Adems, el P55C utiliza 16 Kbytes de memoria cach para instrucciones y otros 16 Kbytes para datos.

MICROPROCESADOR PENTIUM P5
A continuacin se describe esquemticamente la organizacin interna de los microprocesadores Pentium P5, P54C y Pentium P55C:

COMPETENCIA
Los competidores P5 Pentium incluyen el Motorola 68060 y PowerPC 601, as como el SPARC, MIPS, y las familias de microprocesadores Alpha, la mayora de los cuales tambin se utiliza un superescalar en orden configuracin de tubera de instruccin dual en algn momento. MOTOROLA 68060 El 68060 comparte muchos rasgos con la arquitectura de los Intel Pentium. Ambos tienen una configuracin de caera de instrucciones dual ordenada y superescalar, y un decodificador de instrucciones que divide las instrucciones complejas en otras ms simples antes de su ejecucin. Aun as, una significativa diferencia es que la FPU del 68060 no usa caeras y es, por tanto, hasta tres veces ms lenta que los Pentium en aplicaciones de coma flotante. En contraste con esto, las multiplicaciones de enteros y las instrucciones de desplazamiento de bits son significativamente ms rpidas en el 68060. Una caracterstica interesante del 68060 es la habilidad de ejecutar instrucciones simples en la unidad de generacin de direcciones (AGU) y, por tanto, suministrar el resultado dos ciclos antes que la ALU.

COMPETENCIA
POWER PC 601 Es un procesador de tecnologa RISC de 32 bits, en 50 y 66 MHz. En su diseo utilizaron la interfaz de bus del Motorola 88110. En 1991, IBM busca una alianza con Apple y Motorola para impulsar la creacin de este microprocesador, surge la alianza AIM (Apple, IBM y Motorola) cuyo objetivo fue quitar el dominio que Microsoft e Intel tenan en sistemas basados en los 80386 y 80486.

COMPETENCIA
El AMD K5 es un microprocesador tipo x86, rival directo del Intel Pentium. Fue el primer procesador propio que desarroll AMD. En todos los aspectos era superior el K5 al Pentium, sin embargo AMD tena poca experiencia en el desarrollo de microprocesadores y los diferentes hitos de produccin marcados se fueron superando sin xito. Por esta razn fue necesario esperar un ao despus de lo planeado para poderlo sacar al mercado. Fue lanzado el 27 de marzo de 1996. Esta versin todava era de tipo "provisional", y fue conocido como SSA/5, con los errores en el L1-escondidos. El K5 ms rpido fue un PR166 con 116 MHz. De este modo, AMD no pudo convencer a los fabricantes de PC para que montaran el K5. Tambin la prensa y el comercio dieron por hecho que el K5 era peor. El K5 puede considerase como un fracaso para AMD: "Demasiado tarde". El procesador K6, sucesor del K5, cambi las cosas.

PINES

PINES
A31-A3: Como salidas, las lneas de direccin del procesador, junto con el byte permite definir el rea fsica de memoria a acceder de E / S. ADS#:Address status indica que un nuevo ciclo esta siendo manejado por el procesador. [APICEN]: Advanced Programmable Interrupt Controller Enable desactiva o desactiva el controlador del chip Apic BE7#-BE5#-BE4#-BE0#: Los bits de habilitacin se usan para determinar cuales deben ser escritos en la memoria externa o cuales deben son requeridos por el CPU para el ciclo actual BF[1:0]: determina la frecuencia de radio entre el bus y el ncleo. BOFF#: backoff es usado para abortar los ciclos de bus que no han sido completados. BRDY#: Burst Ready indica que el sistema externo ha presentado datos validos en los pines, por lo que permite leer o escribir en dicho sistema CLK: Clock provee del tiempo fundamental para el procesador

PINES
D63-D0: Son las 64 lneas de datos del procesador. Las lneas desde D7-D0 definen el bit menos significativo, mientras que del D63-D56 el bit mas significativo del bus de datos. EADS#:Esta seal indica que una direccin externa vlida ha sido controlada en el procesador. FERR#:El error de punto flotante es activado cuando un punto flotante desenmascarado produce un error. IERR#:El pin de error interno se utiliza para indicar dos tipos de errores, errores internos de paridad y errores de redundancia funcional. KEN#: El pin de habilitacin cach se utiliza para determinar si el ciclo actual es almacenable en cach o no, y se utiliza por consiguiente, para determinar la duracin del ciclo. M/IO#:La memoria de entrada-salida es uno delos pines definicin de ciclo de bus primario. Es vlida en el mismo ciclo reloj como los ADS# LOCK#: Indica que el actual ciclo de Bus esta bloqueado(cerrado) RESET: Forza al microprocesador ha comenzar en un estado desconocido. El cache interno estar invalidado hasta pasar el reset