Anda di halaman 1dari 8

MEMORIA VIRTUAL

Memoria pequea y rpida situada entre el procesador y la memoria principal. Es un espacio en donde se almacena una copia de la porcin de informacin actualmente en uso de la memoria que nos permite disminuir el tiempo de acceso a memoria. La memoria virtual dispones de varias polticas como son: POLITICA DE EMPLAZAMIENTO POLITICA DE REEMPLAZAMIENTO POLITICA DE ACTUALIZACIN POLITICA DE BUSQUEDA ORGANIZACIN DE LA CACHE

POLTICAS DE EMPLAZAMIENTO
Esta tcnica permite una bsqueda muy rpida, ya que cada posicin de RAM slo puede estar en una determinada lnea. Sin embargo, la probabilidad de encontrar la informacin buscada es mnima. Esta tcnica se divide en tres maneras que son: Emplazamiento Directo Emplazamiento Asociativo Emplazamiento Asociativo por conjuntos

POLITICAS DE REEMPLAZAMIENTO
Conjunto de posibles bloques que pueden ser reemplazados por el nuevo bloque. Es necesario elegir uno y sobrescribir el nuevo bloque sobre el ya existente Estas polticas utiliza cuatro mtodos que son: Aleatorio: se escoge un bloque del espacio de reemplazamiento al azar FIFO: se sustituye el bloque del espacio de reemplazamiento que lleve ms tiempo cargado LRU (last recently used): se sustituye el bloque del espacio de reemplazamiento que lleve ms tiempo sin haber sido referenciado LFU (last frequently used): se sustituye el bloque del espacio de reemplazamiento que haya sido menos referenciado

POLTICAS DE ACTUALIZACIN
Si se escribe sobre uno de los bloques cargados en la cache, cuando este bloque sea reemplazado deber actualizarse el bloque correspondiente. Esta poltica tiene dos maneras de realizarse: Escritura inmediata (write-through): cada vez que se hace una escritura en la Memoria Cache se actualiza inmediatamente la Memoria Principal. Post-escritura (copy-back): la Memoria Principal se actualiza slo cuando se reemplaza el bloque

POLTICAS DE BUSQUEDA
Esta poltica se subdivide en dos partes: Bsqueda por demanda: un bloque se trae a Memoria Cache cuando se necesita, es decir, como consecuencia de un fallo. Bsqueda anticipativa: un bloque se trae a Memoria Cache antes de que se necesite para reducir la tasa de fallos. Pre bsqueda siempre: la primera vez que se referencia un bloque se pre busca el siguiente Pre bsqueda por fallo: si se produce un fallo al acceder a un bloque se buscan dicho bloque y el siguiente

ORGANIZACIN DE LA CACHE
En esta organizacin se destaca: Tamao de la Mc: Es un aspecto muy dependiente de la tecnologa Al aumentar el tamao de la Memoria Cache se disminuye la tasa de fallos Al aumentar el tamao de la Memoria Cache aumenta su tiempo de acceso Debe ser lo suficientemente pequea para que el coste por bit del sistema Memoria Cache /Memoria Principal sea prximo al de la Memoria Principal Tamao de bloque: No debe ser ni muy grande ni muy pequeo. Al aumentar el tamao de bloque se captura mejor la localidad espacial. Si el tamao de bloque es demasiado grande los datos de un bloque pueden estar demasiado alejados. Al aumentar el tamao de bloque disminuye el nmero de marcos de bloque, capturando peor la localidad temporal ya que un bloque es reemplazado al poco tiempo de ser cargado Al aumentar el tamao de bloque aumenta el tiempo de transferencia de bloque entre Memoria Principal y Memoria Cache, aumentando el tiempo de penalizacin

Niveles de cache: Se ampla el paradigma de la jerarqua de memoria aumentando el nmero de niveles de memoria cache. Lo ms habitual es tener 2 niveles de cache ubicados en lugares diferentes Una cache interna (on-chip): para reducir los tiempos de acceso
Rpida: no se accede a travs del bus Pequea: debe caber dentro de la CPU Sencilla: poco hardware de gestin (emplazamiento directo) Grande y con cierto grado de asociatividad (1-4)

Una cache externa (off-chip): para reducir la tasa de fallos Caches separadas: La CPU procesa instrucciones y datos por ello en lugar de tener una cache unificada para ambos tipos de referencias, puede tenerse: Ventajas:
Una cache de lectura para instrucciones Una cache de lectura/escritura para datos

Desventajas:

Pueden disearse con parmetros de diseo diferentes Duplica el ancho de banda (dos accesos en paralelo) Por separado tienen mayores tasas de fallo que una unificada