Memorias Temporales.

Est formado por memorias de tipo: RAM (Random Access Memory):

Se guardan los datos que estn siendo utilizados mientras la computadora est funcionando. Debe su nombre a que el procesador accede a la informacin almacenada en cualquier punto sin tener que acceder a los datos anteriores y posteriores.

ROM (Read-Only Memory): Contiene cdigo o datos que utiliza el procesador o el Sistema Operativo para el funcionamiento de la computadora.

Es uno de los elementos, que junto al procesador, incide en las prestaciones del equipo.

Memorias de acceso aleatorio (Random Access Memories): Cualquier localidad de memoria puede ser accesada tan rpido como otra. Diferente a un dispositivo secuencial. Memorias temporales. (Dependiente de polarizacin).

Circuitos electrnicos de procesamiento requiere una RAM. La cantidad de memoria depende de la aplicacin.

La capacidad de memoria aumenta cada vez debido a la complejidad de las aplicaciones pero hacer fcil al usuario.

Control de Temperatura ( Pocos Bytes) Complejo Computador (Millones Bytes)

Dos grandes tipos de Memoria RAM:

ESTATICAS DINAMICAS.

Ambas son temporales, Cada una de ellas posee ventajas y desventajas.

Static Memory. Antigua y simple La celda o unidad bsica de almacenamiento es el FF. FF transistores MOSFET

la celda se activa mediante un nivel activo a la entrada superior y los datos se cargan o se leen a travs de las lneas laterales.

Las celdas de memoria se agrupan en filas y columnas para conformar el arreglo bsico de la memoria. Cada una de las filas se habilita de forma simultnea para recibir o cargar los datos del bus de entrada/salida.

SRAM Sincrnica:Este tipo de memoria tiene

una entrada de reloj, la cual le permite operar en sincrona con otros dispositivos. simplifica enormemente el diseo de sistemas de alta prestaciones.

SRAM de Rfaga:son sincrnicas y se

caracterizan por incluir un contador que permite que la memoria genere internamente la direccin a la que debe acceder.accesos hasta cuatro posiciones de memoria con una sola direccin de referencia. (Velocidad)

SRAM Pipeline:

las memorias pipeline incluyen un buffer para almacenar la direccin y los datos actuales proporcionados por la memoria, De esta forma, se puede enviar la nueva direccin antes de terminar la lectura, consiguiendo as que la CPU no espere la finalizacin del acceso a una posicin

DRAM (Dinamic Random Access Memory). Se compone de celdas de memoria construidas con condensadores. Las celdas de memoria son de fabricacin ms sencillas en comparacin a las celdas a base de transistores

La operacin de la celda es similar a la de un interruptor inconveniente que tiene este tipo de memorias consiste en que hay que recargar la informacin almacenada en las celdas. Refresco. Circuiteria Adicional.

Memoria

Ventajas

Desventajas

SRAM

La velocidad de acceso es alta. Para retener los datos solo necesita estar energizada. Son mas fciles de disear.

Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia.

DRAM

Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.

La velocidad de acceso es bajar. Necesita recargar de la informacin. almacenada para retenerla. Diseo complejo.

Necesidad de Almacena telfonos electrnicos, televisores, equipos de sonido y los computadores entre otros. La memoria RAM es uno de los componentes ms importantes en un computador.

Se utilizan en sistemas microprocesados, y en los microcontroladores, en sistemas pequeos es de lectura/escritura. En los computadores se utiliza como memoria de Cache y memoria de vdeo.

En los computadores se utiliza como memoria de Cache y memoria de vdeo. SIMM y DIMM que contienen 8, 16, 32, 64 o 128 MB cada uno

Almacenamiento de cdigos de programas para el momento del arranque de dispositivos que utilizan microprocesadores. Los Computadores vienen con una memoria ROM, donde se encuentran alojados los programas del BIOS (Basic Input Output System). Apoyo a los sistemas operativos. DOS

Existen memorias que almacenan funciones trigonomtricas y hallan el resultado con base en el valor binario introducido en el bus de direcciones.

Capacidad de la Memoria.

Mltiplos de 1K =1024 Mltiplos de 1M 2 ^20 =1048.576. DIP 8k, 16k, 32k, 64k, 128k, o 8M, 16M, 32M, etc.

4096 X 20 Capacidad de 81,920 bits. 4096 Numero de Palabras 20 Numero de Bits por palabra.

A0...An (Bus de direcciones):. D0...Di (Bus de Datos) CS (Chip Select) OE (Output Enable) R/W (Read/Write) VCC y GND (Alimentacin):

Motorola y

desarrollada con tecnologa CMOS. 8K x 8. R/W 12 ns Potencia 100 mW

DRAM de 16K x 1
arreglo de 128 filas y 128 columnas donde cada uno de los bits se ubican con una direccin de 14 bits.

512 palabras de 8 bits.

24 pines tiene una capacidad de 2048 palabras de 8 bits, es decir 2KB. Las salidas de esta memoria son triestado, lo que permite escribir o leer los datos con el mismo bus de datos.

La capacidad de esta memoria es de 32K X 8 y como memoria Flash tiene la caracterstica particular de ser borrada en un tiempo muy corto (1 seg.). El tiempo de programacin por byte es de 100 ms y el tiempo de retencin de la informacin es de aproximadamente 10 aos.

Arquitectura Von-Neuman

Arquitectura de Harvard :

Los microcomputadores basados en esta arquitectura se caracterizan por tener un solo bus para direcciones y datos, es decir, que el mismo bus se emplea para enviar y recibir instrucciones y datos Esta arquitectura se caracteriza por tener por separado el bus de datos y el bus de direcciones

Sistema de memoria. Dispositivos utilizados en la actualidad. Memoria CACH. Organizacin lgica de la memoria. ROM-BIOS.

 Memorias bipolares. La celda bsica est constituida por biestables a base de BJTs. Eran rpidas en la conmutacin, pero tenan muy poca densidad de almacenamiento. Memorias estticas. Se construyen con biestables hechos a base de MOS. Poseen mayor capacidad de almacenamiento. Memorias dinmicas. Son las ms utilizadas. Se fabrican con dispositivos MOS, pero la clula de almacenamiento de informacin es un capacitor. La presencia o no de carga en el dispositivo se asocia con el estado de 1 0.

RAS

Decod. 8 a m

Matriz de memoria de m x n

Registro de direccin de fila

n Amplificadores de lectura Decod. 8 a n

A0 A7 CAS

Registro de direccin de columna

Multiplexor de n a 1 Datos A

tRAC RAS CAS tCAC

tRP

tCP

Dato

ta
tc

Dato invlido Dato vlido

ta (tiempo de acceso) = tRAC (tiempo de acceso a la fila) tc (tiempo de ciclo) = tRAC + tRP (tiempo de precarga en acceso por fila)

Es necesario debido al principio de funcionamiento de estas memorias (carga del capacitor).

Durante el proceso de lectura se refresca la informacin de la celda.

Este proceso hay que repetirlo entre 1 y 16ms (DRAM).

Existen tres mtodos para este proceso:

RAS only CAS-before-RAS Refrescamiento oculto

 DRAM FPM (Fast Page Mode) Fueron las primeras que alcanzaron velocidades de 60ns. Se estructuran en pginas. La direccin de fila especifica una pgina y dentro de esta solamente es necesario especificar la direccin de columna, con lo cual el acceso es ms rpido al no tener que esperar por el tiempo de seleccin de fila en cada direccin. Se presentaba en mdulos SIMM de 30 contactos (16 bits) para los 386 y 486 y en mdulos de 72 contactos (32 bits) para las ltimas placas 486 y las placas para Pentium. EDO (Extended Data Output) Permite empezar a introducir nuevos datos mientras los anteriores estn saliendo. Mientras que la memoria tipo FPM slo poda acceder a un solo byte cada vez, con la memoria EDO se puede mover un bloque completo a la cach interna del procesador. Otra ventaja es que mantiene el dato a la salida hasta el siguiente aceeso. Alcanza velocidades de 50ns. Se presenta en SIMM de 72 pines.

 SDRAM (Sincronic-RAM) El procesador puede obtener informacin en cada ciclo de reloj, sin estados de espera. Slo se presenta en forma de DIMM de 168 pines (64 bits). No requiere de seales de control ya que el acceso a los datos esta sincronizado con una seal de reloj externa. Puede aceptar velocidades de BUS de hasta 100 MHz. BEDO (Burst Extended Data Output) Fue diseada para soportar mayores velocidades de BUS. Al igual que la memoria SDRAM, es capaz de transferir datos al procesador en cada ciclo de reloj, pero en forma de rfagas (bursts), reduciendo los tiempos de espera del procesador para el acceso.

 DIP SIP SIMM Existen variantes de 30 pines (8 bits) y 72 pines (32 bits) DIMM Cosntruida con 168 pines. Manejan 64 bits

La velocidad de la memoria principal (DRAM) contrasta con la rapidez de las CPUs actuales. La memoria cach es una memoria intermedia situada entre la CPU y la memoria principal. Generalmente se construye con SRAM de muy alta velocidad (10ns). Los sistemas se disean para que la CPU trabaje el mayor tiempo posible desde la cach.

Cada lectura en memoria por la CPU es interceptada por la lgica de control de la cach. El dato se busca primero en la cach y si se encuentra (HIT) se pasa directamente a la CPU; en caso contrario (MISS) se trae de la memoria principal a la cach y de esta al micro. El xito de la cach se debe en gran medida a la habilidad que tenga el sistema para almacenar datos y cdigo que la CPU va a solicitar posteriormente. Esto se basa en el principio de la Vecindad de referencias, que consta de dos elementos: 1. Vecindad espacial. Los programas solicitan datos o cdigo que estn situados en direcciones cercanas a los datos o cdigo recientemente direccionados. Los programas se escriben y ejecutan en forma secuencial. 2. Vecindad temporal. Los programas tienden a usar los datos ms recientes. Mientras ms antgua sea la informacin, menos probable es que se utilice.

La memoria principal es dividida en pginas, cuyo tamao depende del tamao de la cach y su organizacin. Cada pgina es dividida en lneas de la cach, cuyo tamao dependen de la CPU y del diseo de la cach. Las ms utilizadas son: Totalmente asociativa. Correspondencia directa Asociativa de n vas.

Cada posicin de la memoria principal puede almacenarse en cualquier posicin de la cach. Se almacenan las ltimas m posiciones que hayan sido accedidas por la CPU. Requiere que se compare cada una de las posiciones para detectar si el dato solicitado est presente. Para abreviar el tiempo de bsqueda se construyen con poca capacidad de almacenamiento.

Tambin conocida como Asociativa de 1 via porque a cada direccin de memoria le corresponde solamente una posicin en la cach. La memoria se divide en un nmero entero de pginas de acuerdo al tamao de la cach. Para almacenar un dato en la cach se toma el valor del desplazamiento de la direccin de memoria con respecto al inicio de la pgina. Es lenta si coinciden los desplazamientos.

Funciona como un conjunto de n cachs de correspondencia directa trabajando en paralelo. Cada posicin de memoria puede almacenarse en cualquiera de las n vas. La probabilidad de presencia aumenta considerablemente porque pueden aparecer n datos con el mismo desplazamiento con relacin al inicio de pgina.

La actualizacin de la cach ocurre cuando la CPU solicita un dato que provoca una ausencia. Los algoritmos ms utilizados para la actualizacin son: FIFO (First-In-First-Out) Random. Se actualiza cualquier posicin de la cach. Es sencillo pero puede fallar si se sustituye la posicin que fue actualizada la vez anterior. LRU (Least Recently Used). Se sustituye la informacin que ms tiempo lleva en la cach.

Como la CPU actua fundamentalmente sobre la cach, hay que mantener actualizada la RAM. Existen tres mtodos: Escritura inmediata (Write Through). Todas las escrituras de la CPU a la cach son trasladadas inmediatamente a la RAM. Muy lento. Escritura diferida (Posted Write Through). Se usan registros intermedios hacia los cuales se envia el dato escrito a la cach. El contenido de los registros se pasa a la RAM cuando el BUS no est siendo usado. Escritura obligada (Write Back). La actualizacin se realiza solo si es necesario. Puede ocurrir: Otro dispositivo accede a una localizacin que no se ha actualizado. Una localizacin de la cach que no ha sido actualizada en RAM se requiere para almacenar un nuevo dato.