CONTADORES SINCRNICOS

Estos contadores son un caso particular de los

circuitos secuenciales sincronizados;se
caracterizan por que todos los flip-flops son
activados al mismo tiempo por un mismo pulso
de reloj, eliminndose de esta manera el
inconveniente del retardo total.


Ejercicio:
Disear un contador sncrono de mdulo 8

N= 8 = 2
n
, de donde n= 3, es decir se necesitan 3 FF.
n flip-flops pueden representar 2
n
estados distintos. Un circuito puede
tener estados binarios sin usar. Si el nmero total de estados es menor que
2
n
, los estados que no se usan se consideran como condiciones de no
importa.


1 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 1
1 1 0
ESTADO PTE. EST. SGTE.
Q(t) Q(t+1)
A B C A B C JA KA JB JC JC KC
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 0 0 0 X 1 X 1 X 1
TABLA DE EXCITACIN
TABLA DE ESTADOS
Yendo al MK tenemos:
JA=BC, KA= BC, JB= C, KB= C, JC= 1, KC= 1


I M P L E M E N T A C I N

J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
1
c l k
Nota: Las entradas asncronas deben estar conectadas a "0"
C B A
1
CONTADORES SINCRONOS DE MODULO N
Son aquellos, cuyo nmero de estados no son mltiplos
de 2
n
, donde n es el nmero de biestables(flip-flops)
que se requieren. Si el mdulo es N, debe cumplirse:
2
n-1
<N<2
n
,
En la implementacin de este tipo de Contadores se
debe tener presente que los estados no usados se
consideran en el Mapa de K como condiciones de no
importa (X)

Ejercicio:
Construir un contador sncrono mdulo 5
Se sabe que: 2
(n-1)
<5 < 2
n
, de donde n =3 por lo tanto se
necesitan de 3 FFs

Disear un Contador de Mod 5
Diagrama de Estados
0 0 0
1 0 0
0 1 1
0 1 0
0 0 1
Tabla de estados
Construccin de la Tabla de estados
Est. Presente Est. Siguiente Tabla de excitacin de los flip-flops
A B C A B C JA KA JB KB JC KC
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 0 0 0 X 1 0 X 0 X
Yendo a los mapas de K,obtenemos los
valores de las entradas de los FFs, tal como:
JA=BC, KA=1, JB=C, KB=C, JC=, KC=1
Implementacin del contador


J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
J
Q
Q
K
SET
CLR
1
1
clk
Nota: Las entradas asncronas deben estar conectadas a "0"
C B A
Disear un circuito secuencial, sncrono con una
lnea de entrada X y una lnea de salida Z,
que reconozca la secuencia clave X=1100. El
circuito tambin debe reconocer las secuencias
traslapadas, como se ve en la secuencia de salida
mostrada a continuacin
X=0011100 11100 0010010
Z=0000001 00001 0000000

S O L U C I N
DIAGRAMA DE ESTADOS

En este caso, la secuencia a reconocer tiene
cuatro bits, por lo tanto, los estados sern
4,implementndose el circuito con slo 2 flip-
flops
0/0
0/1
1/0
0/0
1/0
1/0
0/0
1/0
I
0
I
1
I
2
I
3
Asignacin de Cdigos de estado

I
0
= 00, I
1
= 01, I
2
= 10, I
3
= 11
TABLA DE ESTADOS

Est. Presente Pte. Ent. Est.Sigt. Sali. Tabla de Excit. FFs
A B X A B Z JA KA JB KB
0 0 0 0 0 0 0 X 0 X
0 0 1 0 1 0 0 X 1 X
0 1 0 0 0 0 0 X X 1
0 1 1 1 0 0 1 X X 1
1 0 0 1 1 0 X 0 1 X
1 0 1 1 0 0 X 0 0 X
1 1 0 0 0 1 X 1 X 1
1 1 1 0 1 0 X 1 X 0
Construccin de los Mapas de K

Mapas de K

A
B
X
A
B
X
A A
X
MAPA DE "K" PARA "JA"
B
MAPA DE "K" PARA "kA"
B
MAPA DE "K" PARA " JB "
0
0
0 1
X X X X 1 0
X X
B
X
JA = BX
X X
0 X
1 0
kA = B
A
X 1 X
X 1
X 0
X 1
JB = A(OREX) X
B
MAPA DE "K" PARA " kB "
X 1
1 X
0 X
kB = X' + A'
A
X
A
B A
B
X
X
IMPLEMENTACIN DEL CIRCUITO



J
Q
Q
K
A
J
Q
Q
K
B
clk
X
Z

REGISTROS
Son circuitos lgicos secuenciales que estn
ntimamente relacionados con los contadores
digitales, consisten en una asociacin de flip-flops
donde la informacin puede desplazarse .
Su aplicacin es el almacenamiento de datos, la
conversin de datos de serie a paralelo y viceversa
Para memorizar una informacin de n bits, es ne
cesario tambin n pulsaciones de reloj.
Para transformar una informacin en paralelo a

una informacin en serie, tambin es necesario
de n pulsaciones de reloj. Muy a menudo es
tos circuitos tienen la posibilidad de carga en
paralelo en forma sncrona o asncrona. Se pue
de aadir al circuito la posibilidad de un cam -
bio en el sentido de desplazamiento. Si la infor
macin que tenemos en el circuito es de tipo bi
nario puro, un desplazamiento a la derecha va


a corresponder a una divisin por 2; un des -
plazamiento a la izquierda va a corresponder a
una multiplicacin por 2.

REGISTRO GENRICO

"n" FLIL-FLOPS
Salidas paralelo
Entradas paralelo
salida serie
Entradas paralelo
clk
Entrada
serie
Los registros son capaces de almacenar una pa
labra binaria formada por tantos bits como bies-
tables contenga. Adems de almacenar informa-
cin, los registros tambin tienen capacidad pa-
ra transmitir o recibir datos en serie. Segn su
forma de funcionamiento, los registros se
dividen en:
a) Entrada serie, salida serie
b) Entrada paralelo, salida paralelo
c) Entrada serie, salida paralelo
d) Entrada paralelo, salida serie



El registro mas sencillo es aquel que recibe infor -
macin en serie y la transmite tambin en serie.
A continuacin, se muestra un registro compues
to por 4 FF activados por flancos de subida.

Q
Q D
Q
Q D
Q
Q D
Q
Q D
C
O
C
O
C
O
C
O
C l k
Clear
Entrda
Salida
Movimiento bsico de los datos en un Registro de
de desplazamiento de 4 bits
A continuacin se grafican los desplazamien-
tos posibles en los registros.
Salida de Datos
Entra de Datos
Entra de Datos
Entrada serie/salida serie con
desplazamiento a la derecha
Entrada serie/salida serie con
desplazamiento a la izquierda
Entrada de Datos
Salida de datos
Entrada de Datos
Salida de datos
Entrada paralelo salida
serie
Entrada serie salida
paralelo
Entrada paralelo salida
paralelo
Salida de datos
Entrada de Datos
Resultado del desplazamiento de un nmero
binario en los registros.
El nmero 6 en binario es 0110, un desplaza-
miento a la derecha va a dar 0011 es decir 3,
este desplazamiento a la derecha a originado
una divisin por 2.
Un desplazamiento a la izquierda del
mismo nmero da 1100, es decir 12, lo que
implica que con este desplazamiento el
nmero se ha multiplicado por 2.
Para un nmero impar como 0111, se ob-
serva que un desplazamiento a la derecha da 0011,
es decir 3, lo que implica tambin una divisin por
2, pero considerando como residuo al bit que sali
por efecto del desplazamiento.
Implementacin de algunos tipos de registros
Q
Q
1
D
Q
Q
3
D
Q
Q
n
D
Q
Q
2
D
D out
clk
Registro de entrada serial y salida serial (SISO)
D in
Registro de entrada serial y salida en paralelo
(SIPO)

Q
Q
1
D
Q
Q
3
D
Q
Q
n
D
Q
Q
2
D
clk
D in
a b
c n
Registro de corrimiento de entrada paralelo y
salida serie
Son registros de entrada paralela y salida
serial, este registro necesita de multiplexores
para cargar y desplazar los datos, tal como se
muestra en el diagrama mostrado.
Q
Q
A
D
Q
Q
B
D
Q
Q
N
D D
1
D
O
M
U
X
D
1
D
O
M
U
X
D in a D in b
D in c
D / C
_
D
OUT