Radardigitalsignalprocessing

Procesado digital de la seal radar
Contents
Introduccin
Procesado del canal de recepcin
Procesado del canal de transmisin
Consideraciones de diseo
2
Introduction
El desarrollo y crecimiento de
la tecnologa digital desde los
80 junto con la progresiva
disminucin de precio de la
misma ha tenido un impacto
enorme en el desarrollo y el
diseo de los sistemas de
radar
Los avances en la tecnologa de
conversores analgico-digitales (ADC) y
digital-analgico (DAC) ha acercado a la
antena la interficie entre los segmentos
analgico y digital.
Introduction
Como ejemplo, vamos a comparar los diagramas de

bloques de un radar tpico de los 90 con uno moderno de
arquitectura digital
Introduction
EJEMPLO DE UN SISTEMA ANALGICO CLSICO
Bloque analgico
Incluye varios segmentos
de conversin a IF
Incorpora compresin de
pulsos analicos (PC)
Genera seales en fase y en
cuadratura con un ancho de
banda suficientemente
pequeo tal que los ADCs
disponibles en ese momento
sean capaces de
muestrearlas
Bloque digital
Procesadores de
diferentes tipos:
seguimiento, Doppler
digital, MTI, MTD
Introduction
EJEMPLO DE UN SISTEMA RADAR DIGITAL MODERNO

Bloque analgico
El input RF pasa normalmente por

uno o dos estados de conversin a
IF, que se muestrea directamente
con el ADC.
Bloque digital
Un conversor DDC (digital

downconverter) convierte las
muestras de la seal digital a
forma compleja a una
velocidad ms baja que pasar
por un compresor de pulsos
digitales y de ah al segmento
de procesado back-end
El uso de procesado digital
(DSP) puede aumentar el
rango dinmico, la estabilidad y
el rendimiento general del
sistema
Tiene un tamao reducido y un
coste no superior al de la
arquitectura analgica
6
Receive Channel Processing: Signal Sampling Basics
QU ES EL MUESTREADO?
Es el proceso por el cual una seal analgica continua se mide a intervalos
regulares de tiempo (intervalo de muestreo) dando lugar a una secuencia
de nmeros discretos (muestras) que representan el valor de la seal en
dichos instantes
Frecuencia, tasa o velocidad de Nyquist:
fN B;
B Ancho de banda completo (two - sided)
Es el ancho de banda completo

(two-sided bandwidth) siempre
dos veces el ancho de banda de
frecuencias positivas?
Atencin: El muestreo por debajo de Nyquist siempre
da lugar a aliasing, pero un muestreo ms
rpido no garantiza por s solo la ausencia
del mismo
Para seales reales
Para seales complejas
NO
ALIASING (I)
Es el efecto de muestrear una seal de manera que sus componentes
frecuenciales no representan correctamente la seal en cuestin. Esto
ocurre tpicamente, pero no nicamente, cuando se muestrea por debajo
de la frecuencia de Nyquist
A travs de las muestras de la figura no es posible

distinguir entre las contribuciones de una frecuencia dada y
de las frecuencias de armnicos superiores, que actan
pues como alias.
8
ALIASING (II)
Imagen
original
Imagen
con
aliasing
MATEMTICA DEL MUESTREO Y EL ALIASING (I)

Componentes espectrales
Herramienta matemtica:
Identidad de Euler
A cos(2 f t )
A j [ 2 f t ]
e
e j [ 2 f t ]
2
El espectro de una seal real es par

(tiene una simetra especular respecto
al eje y).
El espectro de una seal compleja
no tiene por qu ser par.
10
MATEMTICA DEL MUESTREO Y EL ALIASING(II)
Herramienta matemtica:
Peine de Dirac
T (t )
(t k T )
Frmula
de
Poisson
1 j 2 n t / T
e
T n
Muestreo continuo
g (t ) g (t ) T (t )
g (t ) (t k T )
1
g (t ) e j 2 n t / T
T n
Transformada
de Fourier
1 ~
n
g( f )
T n
T
Aliasing
11
Seal real de banda paso bajo.
Gracias a un muestreo de Nyquist (fS=B) evitamos aliasing

12
Seal real paso banda.
Gracias a un muestreo Nyquist a fS=B, se evita el aliasing.

La tasa de Nyquist es la anchura de banda de la seal
completa, tanto de frecuencias positivas como negativas,
independientemente de la parte del espectro donde se
encuentra la seal.
El muestreo en paso banda es una herramienta poderosa
que permite muestrear una seal de frecuencia relativamente
13
alta con un conversor ADC de rendimiento modesto.
Seal paso banda compleja
Este espectro no es simtrico complejo-conjugado. Su

ancho de banda completo es B y la tasa de Nyquist es
inferior a la de su equivalente real.
14
Seal paso banda compleja descolocada.
Si los lmites de la seal paso banda estn fuera de

[nB,(n+1/2)B], se producir aliasing incluso en rgimen
de muestreo Nyquist, a menos que la seal se recoloque
en el espectro.
15
Receive Channel Processing: Signal Sampling

Basics
En un sistema real, antes de muestrear la seal, se la hace pasar por
un filtro anti-aliasing, que es simplemente un filtro paso bajo analgico
o un paso banda que pone una cota superior a las frecuencias
presentes en la seal.
16
Receive Channel Processing: Signal Sampling

Basics
El filtro necesita proporcionar un valor de stopband o rechazo de banda
que asegure que los componentes con aliasing son insignificantes.
Obviamente, los filtros reales
tienen una zona de transicin que
han de quedar incluidas a la hora
de valorar la anchura de banda
completa y la correspondiente tasa
asociada de Nyquist, ya que si no
podran dar lugar a un aliasing
considerable.
17
Receive Channel Processing: Digital

Downconversion
Digital Downconversion (DDC): Consiste en el uso de la tecnologa
digital para realizar una demodulacin IQ, la cual consiste en bajar una
seal IF a paso banda compleja. Ha dado origen a una mejora muy
sustancial en el rendimiento de los sistemas radar coherentes.
Demodulacin IQ = Down-mixing
Se consideran aqu
dos formas posibles
de hacer DDC1
Hay otras arquitecturas, como por ejemplo

la llamada de la transformada de Hilbert
1
+ Filtrado paso bajo + Decimacin

1) Existe una implementacin
general que mimetiza la tradicional
de hacer downconversion analgica
2) Existe otra implementacin, directa,
comn que es ms eficiente en aquellos
casos en los que es aplicable.
18

Downconversion (Ia)
1
2
Downconversion
analgica y muestreado
3
4
5
6
7
19

Downconversion (Ib)
Downconversion analgico y muestreo
1.
2.
3.
4.
5.
6.
7.
Una seal real IF con una anchura de banda de 40 MHz en frecuencias

positivas y de 80 MHz en banda completa, centrada en 75 MHz y en -75 MHz.
La seal IF se desplaza en frecuencia al mezclarla con dos copias de una
seal real procedente de un oscilador local y desfasadas 90 una de la otra
lo que resulta en dos seales reales: la seal en fase I y la seal en
cuadratura Q
Se aplica un filtro paso bajo de manera que
las frecuencias altas se quedan fuera
Estas seales se muestrean a 50 MHz, y
el espectro resultante de la seal muestreada se almacena en los registros
del DSP o procesador digital.
20

Downconversion (Ic)
Downconversion analgico y muestreo
Una implementacin en hardware
Nota: La barra inclinada sobre la flecha que sale del ADC con
un 16 indica que este produce 16 bits de output digital
(cada bit corresponde a un rango dinmico de 6dBs en
ADCs logartmicas y, por tanto, 16 bits corresponden a un
rango dinmico de 96 dB si las no linealidades son
despreciables.
21

Downconversion (IIa)
1
2
3
4
Downconversion digital de
tipo General
5
6
7
8
9
22

Downconversion (IIb)
Downconversion digital de tipo General
En la downconversion digital, la seal analgica IF se muestrea directamente por el ADC,
y todo el procesado subsiguiente se realiza digitalmente
1. La primera lnea representa la seal IF con los mismos parmetros que la del ejemplo
utilizado en la mezcla analgica
2. El muestreado debe ser mayor ahora ya que el ancho de banda completo de la seal
es de 80 MHz y una velocidad de 50 MHz, por ejemplo, produce aliasing; por tanto se
utiliza un muestreado de 100 MHz
3. El espectro resultante es peridico, como era de esperar, despus de convolucionar el
peine de Dirac con la seal IF
4. El espectro se desplaza por convolucin (mezcla), con un tono complejo a -75 MHz
del LO
5. de tal manera que una copia de la parte del espectro localizado originalmente en
torno a 75 MHz queda centrado en el origen
23

Downconversion (IIc)
6.
7.
8.
9.
Un filtro paso bajo peridico real se aplica para eliminar las partes del espectro que
estaban centradas en -75 MHz,
lo que resulta en una seal compleja paso banda que ahora tiene dos segmentos
espectrales y una frecuencia de Nyquist de 40 MHz
Se realiza un remuestreo mediante la convolucin de la seal con dos impulsos: uno
a 0 MHz y otro a 50 MHz; este proceso se denomina decimacin, que significa
resampleado a una velocidad ms baja
El espectro de la seal paso banda compleja es el espectro que ya obtenamos en la
ltima lnea de la grfica del downconversion analgico
Una decimacin de un factor N se puede implementar manteniendo la n-sima
muestra y descartando el resto (N se llama a veces factor de
downsampling)
24

Downconversion (IId)
El filtro paso bajo reduce el ruido que est

fuera de la banda y aumenta la SNR
El LO es un oscilador controlado
numricamente (NCO) que genera
palabras digitales que representan un
modo de Fourier complejo a 75 MHz
MCSPS: million complex samples per
second
Un factor de 2 en la reduccin del ancho de banda implica

una mejora de 3 dB en la SNR, lo que implica que podemos
subir el nmero de bits de 16 a 17 (1 bit -> 6dB)
25

Downconversion (IIe)
La decisin de cuntos bits se necesitan para una aplicacin concreta

depende de:
La SNR debida a cuantizacin: la SNR entra en la seccin digital enters
the digital section con un valor que no queremos que disminuya; la
ADC SNR debida a cuantizacin viene dada por la frmula
2 N 1 q / 2
SNR ( dB )
6.02 N 1.76 dB
q / 12
Debido al ruido trmico, una ADC no proporciona

6 dB de SNR por bit real. Por ejemplo, si la ADC
proporciona solamente 84 dB de SNR, entonces el
nmero efectivo de bits (ENOB) es solamente 14.
Esto significa que una reduccin en 2x de la
anchura de banda, que produce un aumento de 3
dB en la SNR, cabe en el rango dinmico
proporcionado por 16 bits, y no solamente en 17 o
ms.
The pursued dynamic

range:
Rango Dinmico 6 N
La SNR es el cociente entra la rms de la seal y la

rms del ruido
S: Si la seal es sinusoidal, la rms de la misma es
el valor mximo de potencia del conversor dividido
por 2. Si el ADC tiene una ganancia de 1, se
puede entonces tambin traducir esta ecuacin de
la SNR en bits: rms de la seal= (2N-1q)/ 2,
donde q es el tamao del byte menos significativo
(LSB).
N: La incertidumbre de cualquier bit del ADC bit
es 1/2 LSB. Si la respuesta de este error es
triangular a lo largo de la seal de input
analgica, el valor de la seal triangular es la
magnitud de la seal dividida por 3. Por tanto:
rms del ruido=(LSB/2)/3=q/3.
26

Downconversion (IIIa)
Downconversion digital Directa
Si hay suficiente flexibilidad en la elecin de la frecuencia IF o en la de la velocidad de
muestreo del ADC, podemos considerar una arquitectura alternativa a la que hemos
llamado downconversion de tipo general que acabamos de presentar y que se
denomina downconversion digital directa y que se basa en utilizar el propio ADC como
mezclador, de manera que eliminamos la necesidad del oscilador controlado
numricamente (NCO).
Una seal IF centrada en 75 MHz se muestrea
a 300 MHz (=4x75 MHz), de manera que las I
and Q circulan repetidamente a travs de la
secuencia (1,0), (0,-1),(-1,0) y (0,1)
Tanto la I como Q aparecen como constantes
que contienen la fase de la seal IF
Esto se puede conseguir no solamente
utilizando un muestreo 4x sobre la frecuencia
central sino tambin si la velocidad de
muestreo es de un submltiplo impar de la
misma (4xfc/3, 4xfc/5)
27

Downconversion (IIIb)
1
2
3
4
5
6
7
8
9
28

Downconversion (IIIc)
1.
2.
3.
4.
Como anticipbamos en la introduccin, en la downconversion digital directa, la seal

IF no se mezcla numricamente con un cierto tono complejo, ya que se va a utilizar el
hecho de que el propio muestreo acta como mezclador
La primera lnea representa la seal real IF con las mismas caractersticas que la del
ejemplo anterior
La velocidad de muestreo es de 100 MHz, que es 4/3 de la frecuencia IF central de la
seal (75 MHz)
El espectro resultante es peridico, como siempre despus del muestreo; si
hubisemos empleado una velocidad de muestreo 4x la frecuencia central (i.e. 300
MHz) el espectro sera como el de la lnea 1 pero repetido indefinidamente hacia
afuera
Se aplica un filtro complejo de paso banda para seleccionar o bien la parte real (I) o
bien la imaginaria (Q) del espectro de la seal original (la figura muestra el caso de
seleccionar I); este filtro se implementa multiplicando las muestras con una secuencia
29
de nmeros denominada filtro de respuesta finita (finite impulse response, FIR)

Downconversion (IIId)
Direct Digital Downconversion
5.
6.
7.
8.
9.
para producir una seal paso banda compleja

A continuacin, se decima la seal por un factor de 2 (se toma solamente una
muestra de cada dos),
lo que resulta en un espectro ms denso, similar a la obtenida en el mtodo anterior
Se lleva a cabo una operacin equivalente a la mezcla con un tono complejo de
-75MHz, que consiste en multiplicar la secuencia discreta de muestras por la
secuencia (1,-1,1,-1,1,-1,)
El espectro de la seal paso banda compleja es idntico a la ltima lnea de los
diagramas de los dems mtodos
30

Downconversion (IV)
Consideraciones sobre el muestreo de la seal
El jitter del reloj da lugar a errores en el
output del muestreo de un ADC.
Adems, los ADCs introducen ellos mismos un
jitter interno adicional, conocido como
incertidumbre de apertura.
t J (t J ( ADC ) ) 2 (t J ( Clock ) ) 2
t J Total jitter
t J ( ADC ) ADC jitter
t J (Clock ) Clock jitter
SNR max 20 log[2 f t J ]
31

Downconversion (IV)
Consideraciones sobre el SNR
Hemos hablado del SNR de cuantizacin y del
SNR del jitter, y adems tenemos el SNR que
viene en la seal.
En general, la manera de hallar el SNR total a
partir de diferentes contribuciones es mediante
la siguiente frmula
SNR total 20 log
10
m
SNR m / 20 2
32
Receive Channel Processing:

Advantages of Digital Downconversion
1.
2.
3.
4.
5.
Existen varias fuentes de error que son caractersticas de las downconversions

analgicas que no estn presentes en las digitales: desajuste de los mezcladores,
seales del LO que no estn exactamente desfasadas en 90o , desajustes en las
ganancias, offsets DC, respuestas frecuenciales diferentes de los canales I y Q.
Aumenta la linealidad del proceso, incluso pese a las pequeas no linealidades
debidas al ADC; se mejora la linealidad de la fase y no solamente la de la amplitud
Flexibilidad en el ancho de banda y en la velocidad de muestreo
Tolerancia de los filtros
Coste reducido de los componentes, as como ventajas en el tamao, peso y
disipacin de potencia
CAUTION: Digital Pese a lo que se dice a veces, la generacin de las seales I y
Q no est libre de errores: el uso de palabras de longitud finita para la
implementacin de los coeficientes de los filtros produce respuestas
de dichos filtros que no son ideales. No obstante, este orden de error
es inferior al debido a sistemas analgicos.
33
Receive Channel Processing: Is it

possible to sample at RF?
A veces, el muestro directo en RF se considera el fin ltimo de los receptores digitales, con
toda la sintonizacin y el filtrado en la fase digital. Esto tendra la ventaja de eliminar por
completo el hardware analgico (!).
Sin embargo, las limitaciones de los ADC restringen el rendimiento de tales arquitecturas:
El rango dinmico debera entonces acomodar todas las seales presentes en la banda
radar recogida por la antena, a menos que antepongamos unos filtros RF preselectores
El front-end analgico de un ADC tiene un corte frecuencial a 3dB dado por el fabricante;
por tanto las frecuencias no deseadas de input al ADC deberan estar muy por debajo de
ese punto
Muestrear la RF directamente aumenta dramticamente el llamado slew rate (=velocidad
mxima de cambio de la seal en un punto cualquiera del circuito) de la seal de input
del ADC, lo que hace decrecer enormemente la SNR de acuerdo a lo visto anteriormente
en la frmula para la SNR debida al jitter del reloj y el ADC
Los ADC presentan no linealialidades que producen espreos (=pequeos picos) en el
output del ADC, sobre todo a frecuencia altas. Estos espreos pueden aparecer dentro del
ancho de banda deseado, de manera que no se pueden eliminar mediante filtrado.
Spur-free dynamic Range = Diferencia en dBs entre la seal deseada y el espreo mayor medido
en el output del ADC cuando el input es un tono puro a la frecuencia central
34
Receive Channel Processing: Additional

Comments
A pesar de la aparente complejidad de los mtodos presentados aqu, existen muchas
variaciones que incluyen herramientas de procesado digital ms complicadas.
Mencionaremos aqu unas pocas:
Procesado multirate: utiliza diferentes mdulos de filtrado+decimacin que mejoran
diferentes aspectos del procesado (sobre todo aquellos debidos a las limitaciones que
se originan en el uso de secuencias de muestras de longitud finita)
Filtros polifase: Uso de bancos de filtros para mejorar el filtrado
Receptores multi-canal: Debido a varias causas los radares modernos raramente
incluyen un nico canal; de esta manera, normalmente distribuyen la seal entrante
en varias copias sobre las que se realizarn diferentes operaciones paralelas. Dos
ejemplos de esta necesidad se presentan em los radares monopulso y en los que
utilizan beamforming
Signal-to-Noise-and-Distortion Ratio (SINAD) en los ADCs:
Este parmetro lo proporciona normalmente el fabricante como figura de mrito del ADC. Incluye,
en comparacin con el SNR, informacin sobre la distorsin que afecta a todas las frecuencias,
incluyendo aquellas que estn fuera del ancho de banda deseado (originadas como distorsin
por intermodulacin, por ejemplo). Ya que los espreos ms acusados podran estar fuera del
ancho de banda, el SINAD no es un discriminador importante en el procesado digital.
35
Transmit Channel Processing

Antes de la introduccin masiva de la
tecnologa digital, existan varias
tecnologas analgicas disponibles para
la generacin de formas de onda
radar:
1) Sistemas pulsados simples con
switches RF para el gating del LO.
2) Las seales moduladas en frecuencia se
generaban con dispositivos SAW (surface
acoustic wave).
3) Era posible tambin implementar
esquemas simples de modulacin de fase
binaria como el PRN (pseudo-random
noise)
La tecnologa digital presenta

ms opciones al diseador de
sistemas radar:
1) Permite la transmisin de
formas de onda de
modulacin arbitraria.
2) Permite modificar la forma
de onda de pulso a pulso.
3) Presenta mayor
estabilidad entre pulsos.
4) Tiene mayor precisin en
la agilidad frecuencial
36
Transmit Channel Processing: Direct Digital

Synthesizer (DDS)
La idea bsica es que un oscilador controlado
numricamente (NCO) genera un sinusoide digital
que
is se convierte en una seal analgica by
gracias a un conversor digital-analgico
37

Synthesizer (DDS)
Ms en detalle:
1. El sistema comienza con una palabra de sintonizacin (= un nmero binario) que
define el incremento de fase en cada ciclo de reloj. Ya que este nmero incremental
tiene una forma binaria, lo denominamos medida de ngulo binario (BAM) y su
formato es tal que el bit ms significativo (MSB), es decir, el que est ms a la
izquierda, representa 180o, mientras que el siguiente representa 90o, etc.
2. En el acumulador de fase, el valor almacenado en el registro resulta de la suma
progresiva del valor anterior ms la palabra de sintonizacin, operacin que se
realiza una vez por ciclo de reloj. Por ejemplo, si la palabra de sintonizacin es de 3
bits y vale 001 (i.e. 45o) y el valor inicial del reloj es 000, tendramos la siguiente
secuencia: primer tick del reloj000 (0o), segundo tick del reloj001 (45o), tercer
tick del reloj010 (90o), cuarto tick del reloj011 (135o), etc.
38

Synthesizer (DDS)
Ms en detalle:
3. El valor del registro se transfiere, quizs truncado de n bits a m bits, a una tabla de
look-up sinusoidal. Esta tabla asigna un valor especfico de amplitud segn la ley del
seno, dado el valor de la fase, que queda almacenado en una memoria ROM. La
truncacin es necesaria debido al hecho de que puede llegar a ser necesario utilizar
palabras de sintonizacin de hasta 22 bits para que la fase se mueva con suficiente
lentitud con respecto al ciclo del reloj, y esto implicara el almacenamiento de 2 22
valores de amplitud en nuestra ROM, el cual es un tamao desmesurado. Por tanto, la
longitud de la palabra que se pasa a la tabla de look-up est limitada a los m MSBs. El
output de esta tabla tiene su propia resolucin, dada por k bits, que pasa a un
registro que alimenta el conversor digital-analgico (DAC).
f out
f out
FCW f clock
2n
Output frequency entering the Sine Look - Up Table
FCW Tuning Word (or Frequency Control Word)

39

Synthesizer (DDS)
Ms en detalle:
4. Un detalle importante es la seal CLEAR, que entra en el acumulador de fase al
principio de cada pulso en los radares coherentes, y que resetea la fase del registro a
cero de tal manera que cada pulso tenga la misma fase de arranque. Tambin es
posible situar la fase de comienzo de cada pulso en valores diferentes si se desea.
Ms en detalle, si tenemos modulacin en frecuencia:
La arquitectura del acumulador es entonces doble: para frecuencia y para fase. La
palabra de sintonizacin que define el incremento de la fase es el output de un bloque
previo que llamamos acumulador de frecuencia. As, una FM lineal se genera
aplicando una palabra de frecuencia constante como imput.
f out
2
FCW(t) f clock M S f clock
N f N t
n
2
2 2
40

Synthesizer (DDS)
Errores en la generacin de formas de onda:
1. Jitter interno del reloj del DAC que produce cierta modulacin de fase no deseada y
que es proporcional a la frecuencia output (cuanto ms alta es la frecuencia, ms
significativo se vuelve este error de modulacin de fase)
2. Ruido de fase externo procedente de la seal del reloj del input (reducido en un factor
de 20 log(fout/fclock) dB)
3. Ruido trmico aditivo en el DAC que da lugar tanto a componentes de ruido en la
amplitud como en la fase
4. Errores debidos a la cuantizacin y a las no linealidades del DAC, de carcter
determinista Seales espreas
41

Synthesizer (DDS)
Seales espreas:
1. Se dice que son deterministas porque se deben en principio a errores no estocsticos
tales como la longitud finita de las palabras, la truncacin o las no linealidades,
aspectos que no varan con el tiempo. Sin embargo, esto no significa que sean fciles
de caracterizar con nuestros conocimientos accesibles.
2. Para una onda continua (CW), vemos que la secuencia DAC se repite despus de 2K
muestras, donde 2K es el mximo comn divisor de 2N y la FCW. Esto significa que
tenemos frecuencias espreas a
f spur
n f clock
2K
Ejemplo: Un reloj a 1GHz clock con un acumulador de frecuencia de 12 bits presentar una
frecuencia esprea a intervalos de 0.24 GHz, que lgicamente no se puede diferenciar del ruido;
el uso de relojes a 45 GHz produce, por el contrario, seales espreas a intervalos de 10 MHz
que estn mucho ms separados el uno del otro.
42

Synthesizer (DDS)
Estos ejemplos muestran la ocurrencia de seales espreas a 0.1989 fclock, 0.1992 fclock and 0.2012
fclock. Pese a la pequea diferencia en las frecuencias centrales, la respuesta esprea vara muchsimo.
43

Synthesizer (DDS)
Seales espreas:
3. Para el caso de radar pulsado no es tan fcil caracterizar matemticamente las
frecuencias a las cuales ocurren seales espreas, aunque no imposible.
4. Las frecuencias de las seales espreas dependen bsicamente del tamao de la FCW y
de la truncacin mientras que la amplitud de las mismas depende de las no
linealidades, lo que hace que sea ms dificil predecir la magnitud que la posicin de
estos espreos.
5. Los chirps son menos sensibles a los espreos originados en la DDS (esto se debe a que
el procesado involucrado normalmente en los chirps o pulsos de FM lineal incluye
compresin de pulso)
6. Los radares Doppler pulsados minimizan la influencia de las seales espreas debido a
su coherencia, esto es, porque reinicializan la secuencia en cada ciclo (=> solamente
mltiplos de la PRF pueden estar presentes)
7. Dithering (= ruido introducido intencionalmente) puede usarse para mitigar los
espreos, aunque no es una tcnica aconsejable para los radares Doppler, ya que podra
mezclarse con los blancos en momvimiento.
44
Transmit Channel Processing: Digital Upconverter

(DUC)
El DDS que hemos explicado hasta ahora no incluye ninguna etapa de upconversion.
Alternativamente, es posible disear un sistema de transmisin digital que implemente una
conversin de una seal paso banda digital compleja a una seal paso banda IF real with y
que incluya una etapa de upconversion. As, la tcnica de Digital Upconverter (DUC)
consiste en lo siguiente:
1.
2.
3.
4.
Se lee una forma de onda paso banda

compleja de la memoria
Se interpola dicha seal digital para obtener
un muestreo ms alto
Se modula esta seal con senos y cosenos
digitales para producir la portadora, que se
mezcla con aquella
La I y la Q se envan juntas (como I + j Q) al
DAC (el DAC convierte la seal digital como
conjunto de nmeros complejos en una seal
analgica de corriente, voltaje o carga.)
45
Transmit Channel Processing: Digital Upconverter

(DUC)
Comentarios importantes sobre el DUC:

1.
La seal que se produce se denomina a menudo seal sintetizada digitalmente

(DDS) con las mismas iniciales que habamos utilizado anteriormente para una
arquitectura especfica. Esto se debe a que la nomenclatura es menos restrictiva en
la realidad que en los libros de texto.
2.
Si el factor de upsampling es muy grande, los filtros digitales FIR (implementados

como secuencias finitas de nmeros) que multiplican el espectro de la seal son
demasiado largos para ser operativos mediante multiplicacin uno a uno. En lugar
de esta multiplicacin minuciosa se utiliza el denominado peine de integracin en
cascada (Cascaded Integrator-Comb, CIC) o los filtros Hogenauer filters. Estos
filtros no se explican en detalle aqu, sino que se dejan como ejercicio optativo.
46
Design Considerations
Timing Dependencies
En los radares coherentes cada reloj y cada oscilador local que genera un timing se
derivade un nico oscilador de referencia. Sin embargo, esto no implica que la forma de
onda transmitida empieza con la misma fase RF para cada pulso, lo que constituye el
requisito ltimo de cualquier radar coherente.
Regla general para obtener una fase RF constante entre pulsos: el reloj que produce la
PRI (pulse repetition interval) ha de ser un divisor comn de la frecuencia IF central en
TX, en RX y en la frecuencia de muestreo.
1
0.5
0.1
0.2
0.3
0.4
0.5
-0.5
-1
En este ejemplo, la PRF y la IF estn sincronizadas, pero no as la frecuencia de

muestreo.
47
Tecnologa y Hardware : Custom-designed
Hardware o Hardware a medida
En los 90 los sistemas DSP se construyeron
tpicamente usando ASICs (Application Specific
Integrated Circuits), diseados para llevar a cabo
un algoritmo de procesado especfico. Se trataba
de circuitos integrados muy pequeos y de
grandes prestaciones. Sin embargo, eran y
todava son bastante caros, adems de difciles
de modificar, una vez que un sistema est
diseado como solucin. La produccin de los
ASICs es comercialmente eficiente si la escala de
produccin es de decenas de miles, pero no en
escalas
inferiores.
La
industria
de
las
telecomunicaciones hizo rentable la construccin
de los down- and upconverters ASIC.
48
El uso de FPGAs (Field Programmable Gate Array) para DSPs es una solucin muy
ventajosa: consisten en una agrupacin de gran tamao de elementos lgicos
configurables conectados por una interficie programable.
i.
Pueden funcionar a velocidades de medio billn (en el sentido americano) de

operaciones por segundo y soportan transferencias de datos de varios gigabits por
segundo. Se programan usando un lenguaje de descripcin de hardware o HDL
(Hardware Description Language), tal como VHDL o Verilog, que son operados por
alguna herramienta de software.
ii. Son ms pequeos que un procesador de propsito general en un factor de 10 o
ms ya que los procesadores tienen el mismo orden inferior de magnitud, que
adems son programables a diferencia de los del tipo de propsito general.
iii. Uno de los aspectos que hace los FPGAs muy verstiles pero tambin difciles de
usar ptimamente es su enorme velocidad de procesado, a menudo mayor que la
velocidad de muestreo de datos, lo que implica la posibilidad de realizar
49
multiplexing en el dominio de tiempo.
iv.
v.
Una dificultad de las FPGAs

es que requieren una
comprensin profunda por parte del diseador de la
arquitectura que se va a usar para hacerlo a su potencial
ms alto. Adems, segn evoluciona la tecnologa, los
componentes de las FPGA cambian sus especificaciones lo
que motiva ciclos de refresco de tecnologa rpidos.
Mientras tanto, las herramientas de software que se usan
difcilmente continan siendo vlidas una vez que las
FPGAs han evolucionado. Adicionalmente, se est
trabajando en herramientas que transformen cdigo C o
Matlab en diseo FPGA.
Xilinx y Altera son los lderes del mercado de las FPGAs.
Xilinx proporciona software de diseo libre para Windows
y para Linux. Altera lo hace para Windows, mientras que
las herramientas para Solaris y para Linux estn
disponibles solamente en rgimen de alquiler.
50
Tecnologa y Hardware : Computadores Paralelos de
Propsito General
Esta solucin utiliza mltiples procesadores de propsito
general, normalmente un conjunto de las as llamadas blades
o cuchillas (como las de la imagen) conectadas en paralelo.
1. Estas arquitecturas de procesadores paralelos ofrecen la
ventaja de ser programables en C, C++ u otro lenguaje de
alto nivel, para el cual no sea necesario un conocimiento
detallado del hardware especfico que se est usando.
2. Estos sistemas requieren mucho ms espacio que el
hardware diseado a medidad de las FPGAs o los ASICs y son
significativamente ms lentos, de manera que no permiten
generalmente procesado en tiempo real sino que nicamente
soportan aplicaciones en tiempo cuasi-real o simplemente
off-line. La latencia define el tiempo mximo transcurrido
desde que se introduce un camnio en el input del procesador
y su efecto en el output del mismo.
51
Tecnologa y Hardware : Computadores
de Propsito General
3.
Los sistemas paralelos para procesado digital estn

migrando de arquitecturas paralelas a links de datos
seriales, que se pasan los datos a velocidades de reloj
muy altas. Existe un nmero de factores que permiten
una comunicacin ms rpida en el contexto serial que en
el paralelo:
El sesgo del reloj entre diferentes canales no es un problema

para enlaces de comunicacin seriales asncronos (unclocked
asynchronous serial communication links)
Una conexin serial requiere menos cables de interconexin
(cables o fibras) y por tanto ocupan menos espacio. El espacio
ganado permite un mejor aislamiento del canal de su entorno
El crosstalk es un problema menos importante, ya que hay
menos conductores en las proximidades de los enlaces
4.
Sin embargo, el procesado de seal de banda ancha es

todava bastante difcil con este tipo de hardware.
52
Tecnologa y Hardware: Procesadores
Hbridos
En muchos sistemas modernos, un mdulo

de hardware de diseo a medida ocupa un
lugar en el front-end del radar y realiza las
tareas ms exigentes, tales como la
downconversion digital o la compresin de
pulsos,
seguido
de
un
mdulo
de
procesadores de propsito general en el
back-end, que realiza tareas de baja
velocidad
tales
como
deteccin
o
seguimiento.
53
Digital Pulse Compression

Compresin de Pulsos
En sistemas de radares pulsados, es conveniente
tener pulsos muy cortos para obtener una resolucin
espacial en alcance muy altato. Por otro lado, es difcil
transmitir suficiente energa para que la SNR sea
suficientemente alta usando pulsos cortos. La tcnica
de compresin de pulsos resuelve este problema
proporcionando cierta estructura interna a los pulsos
de manera que solamente un alineamiento perfecto del
pulso transmitido con una rplica del mismo producida
en el receptor produzca un resultado de igualamiento.
As, la longitud efectiva del pulso para propsitos de
resolucin en alcance viene dada por la estructura
interna del pulso, mientras que la potencia en RX
corresponde a la totalidad del pulso.
TX
RX
54
Digital Pulse Compression

Compresin de Pulsos
The basic idea is that detection of the time
arrival of echo occurs when we obtain the
overlapping of the echo and the replica.
TX
This maximum overlapping can be calculated

by computing the correlation between both
signals. Thus, the correlation is maximum when
they overlap.
In analog this computation is implemented in
delay-line pulse compressors. However, in digital
this
method
of
pulse
compression
is
straightforward by calculating the correlation as
the product of the FFTs of the two signals.
RX
55
Multibeam Digital Beamforming

Concepto Bsico
La orientacin espacial de una antena define
intuitivamente la direccin en la cual se
transmite o se recibe su mximo de energa.
Desde el punto de vista electromagntico esto
ocurre cuando la interaccin de todos los trozos
de onda que entran o salen de la antena y de
su retraso mutuo.
Si miramos al problema desde el punto de
vista del instante de llegada de cada trozo de
frente de ondas, podemos simular una
orientacin electromagntica de la antena que
sea diferente a la mecnica si aadimos los
retrasos adecuados a cada trozo de la antena,
mediante lneas de retardo o desfasadores (los
desfasadores son adecuados nicamente para
seales de banda estrecha).
56

Concepto Bsico
En vez de tratar con partes de la antena, lo que hacemos
es construir una agrupacin de antenas o array de antenas
a las cuales aadimos lneas de retardo o desfasadores.
Normalmente se llaman phased arrays o agrupaciones
reguladas en fase. Debido a la naturaleza no isotrpica de
los diagramas de antena de cada elemento del array, la
amplitud (es decir, la amplificacin) y no nicamente la
fase de cada antena individual ha de ser ajustada
Este principio se aplica bothtanto en TX como en RX. En
RX se puede aplicar simultneamente a gran nmero de
haces, sobre un rango angular muy amplio si el diagrama
de antena es suficientemente ancho.
Otra ventaja de usar phased arrays es que se consigue
un aumento en el rango dinmico sobre el de cada
receptor y cada ADC individual.
57

Calibracin
Cada puerto de salida de la antena aparece seguido de un DDC y un filtro de
ecualizacin (el EQU FIR de la figura) que ajusta la respuesta frecuencial de
cada canal de manera que sus caractersticas paso banda es igual a la de los
otros canales, tanto en fase como en amplitud, antes de que es multiplicada y
sumada a los otros canales del beamformer o formador de haz. Esto se
consigue enviando pulsos de calibracin interna que circulan por los diferentes
canales y que se comportan de manera ortogonal (como lo hacen por ejemplo
las secuencias de pseudo-ruido de las seales GPS)
58

Nota: Radar monopulso
El radar monopulso se puede considerar como una solucin beamforming que
permite utilizar un nico pulso (monopulso) para formar tres haces, y as poder
comparar el eco recibido por cada uno de ellos y determinar la posicin del
blanco, en lugar de tener que usar por ejemplo un radar de escaneo cnico.
59

Radardigitalsignalprocessing

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Radardigitalsignalprocessing

Diunggah oleh

Hak Cipta:

Format Tersedia

Procesado digital de la seal radar

Procesado del canal de recepcin

Procesado del canal de transmisin

Como ejemplo, vamos a comparar los diagramas de

EJEMPLO DE UN SISTEMA ANALGICO CLSICO

EJEMPLO DE UN SISTEMA RADAR DIGITAL MODERNO

El input RF pasa normalmente por

Un conversor DDC (digital

Receive Channel Processing: Signal Sampling Basics

B Ancho de banda completo (two - sided)

Es el ancho de banda completo

Para seales reales

Para seales complejas

Receive Channel Processing: Signal Sampling Basics

A travs de las muestras de la figura no es posible

Receive Channel Processing: Signal Sampling Basics

Receive Channel Processing: Signal Sampling Basics

MATEMTICA DEL MUESTREO Y EL ALIASING (I)

El espectro de una seal real es par

Receive Channel Processing: Signal Sampling Basics

MATEMTICA DEL MUESTREO Y EL ALIASING(II)

Receive Channel Processing: Signal Sampling Basics

Seal real de banda paso bajo.

Gracias a un muestreo de Nyquist (fS=B) evitamos aliasing

Receive Channel Processing: Signal Sampling Basics

Seal real paso banda.

Gracias a un muestreo Nyquist a fS=B, se evita el aliasing.

Receive Channel Processing: Signal Sampling Basics

Seal paso banda compleja

Este espectro no es simtrico complejo-conjugado. Su

Receive Channel Processing: Signal Sampling Basics

Seal paso banda compleja descolocada.

Si los lmites de la seal paso banda estn fuera de

Receive Channel Processing: Signal Sampling

Receive Channel Processing: Signal Sampling

Receive Channel Processing: Digital

Hay otras arquitecturas, como por ejemplo

+ Filtrado paso bajo + Decimacin

Receive Channel Processing: Digital

Receive Channel Processing: Digital

Una seal real IF con una anchura de banda de 40 MHz en frecuencias

Receive Channel Processing: Digital

Una implementacin en hardware

Receive Channel Processing: Digital

Receive Channel Processing: Digital

Receive Channel Processing: Digital

Receive Channel Processing: Digital

Una implementacin en hardware

El filtro paso bajo reduce el ruido que est

Un factor de 2 en la reduccin del ancho de banda implica

Receive Channel Processing: Digital

La decisin de cuntos bits se necesitan para una aplicacin concreta

Debido al ruido trmico, una ADC no proporciona

The pursued dynamic

La SNR es el cociente entra la rms de la seal y la

Receive Channel Processing: Digital

Receive Channel Processing: Digital

Downconversion digital Directa

Receive Channel Processing: Digital

Como anticipbamos en la introduccin, en la downconversion digital directa, la seal

Receive Channel Processing: Digital

para producir una seal paso banda compleja

Una implementacin en hardware