BIBLIOGRAFIA
Diseo digital. Principios y
Prcticas; Wakerly John
Fundamentos de Sistemas
Digitales; Floyd
Anlisis y Diseo de Circuitos
Lgicos Digitales; Nelson Victor
Sistemas digitales: principios y
aplicaciones, Ronald J. Tocci,Neal
S. Widmer
INTRODUCCION
El objetivo de la electrnica
aplicada es construir
circuitos electrnicos para
que los electrones se
comporten de la manera que
a nosotros nos interese.
Tipos de Electrnica
Electrnica Analgica
Uno de los grandes retos del hombre es el de
manipular, almacenar, recuperar y transportar
la informacin que tenemos del mundo en el
que vivimos, lo que nos permite ir
progresando poco a poco, cada vez con ms
avances tecnolgicos que facilitan nuestra
vida y que nos permiten encontrar
respuestas a preguntas que antes no se
podan responder.
La electrnica analgica trata con seales
anlogas a las que hay en el mundo real,
modificando sus caractersticas (ej.
amplificndola, atenundola, filtrndola...)
Electrnica Analgica
2.
Electrnica Digital
Existe un teorema matemtico (teorema de
muestreo de Nyquist) que nos garantiza que
cualquier seal se puede representar
mediante nmeros, y que con estos nmeros
se puede reconstruir la seal original.
De esta manera, una seal digital, es una
seal que est descrita por nmeros. Es un
conjunto
de nmeros. Y la electrnica digital es la que
trabaja con seales digitales, o sea, con
nmeros.
Son los nmeros los que se manipulan,
almacenan, recuperan y transportan.
Electrnica Digital
SISTEMAS DE
NUMERACION
Un sistema de numeracin es un
conjunto de smbolos y reglas de
generacin que permiten construir todos
los nmeros vlidos en el sistema.
Un sistema de numeracin puede
representarse como N = S + R donde:
N es el sistema de numeracin considerado
S son los smbolos permitidos en el sistema.
R son las reglas de generacin que nos
indican
qu nmeros son vlidos y cules son novlidos en el sistema.
Sistema
Decimal
Binario
Octal
Hexadecimal
F}
Base
10
2
8
16
Dgitos
[0-9]
[0,1]
[0-7]
[0-9] U {A, B, ..
SISTEMA DECIMAL
SISTEMA BINARIO
SISTEMA OCTAL
El sistema numrico en base 8 se
llama octal y utiliza los dgitos 0
a 7.
En informtica, a veces se utiliza
la numeracin octal en vez de la
hexadecimal. Tiene la ventaja de
que no requiere utilizar otros
smbolos diferentes de los
dgitos.
SISTEMA HEXADECIMAL
Sistemas de Numeracin
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Binario
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
En general:
Nb = ap-1bp-1 + ap-2bp-2 + ... + a0b0 + a-1b-1 + ...
Representacin (ap-1ap-2ap-3...a0a-1...)
Ejemplos:
CAMBIO DE BASE
De cualquier base a base 10:
expresar en forma polinomial y
operar en base 10
Ejemplo:
BC9216 = 11x163 + 12x162 + 9x161 + 2x160
= 4827410
101100.112 = 1x25 + 1x23 + 1x22 + 1x2-1 +
1x2-2
= 32 + 8 + 4 + 0,5 + 0,25 =
44,7510
Resultado: 11 - 12 - 9 - 2 (BC92)
x
x
x
x
2
2
2
2
|
|
|
|
1
0
1
1
6D2316 = 1101101001000112
1101101001000112 = (110) (110) (100) (100) (01
= 664438
6D2316 -> 664438
EJERCICIOS
1. Pasar los siguientes nmeros a decimal
a) 3478
b) AF216
c) 101112
2. Pasar de decimal a la base solicitada
a) 291 a binario
b) 629.74 a hexadecimal
c) 801.66 a octal
3. Pasar de hexadecimal a octal
a) FFFF
b) 01AC
c) 55AA
Aritmtica Binaria
Suma en binario
0+0=0
0+1=1
1 + 1 = 01
1
010011
+011100
101111
RESTA BINARIA
Complemento:
1s
2s = 1s + 1
1011011
1011011
0101110 + 1010001
10101100
1
0101101
0 1
1 0
1011011
+ 1010010
10101101
RESTA OCTAL
Complemento:
7s
8s = 7s + 1
2732
1265
2732
+ 6512
11444
1
1445
2732
+ 6513
11445
RESTA HEXADECIMAL
Complemento:
15s
16s = 15s + 1
20F5
31B
20F5
+ FCE4
11DD9
1
1DDA
20F5
+ FCE5
11DDA
Ejercicios
Realizar las siguientes sumas de nmeros binarios:
a) 111011 + 110
b) 10111 + 11011 + 10111
Realizar las siguientes sumas de nmeros octales:
a) 365 + 23
b) 2732 + 1265
Sumar los siguientes nmeros hexadecimales:
a) 20F5 + 31B
b) 2E70C + 1AA7F
Realizar las siguientes restas de nmeros binarios:
a) 111011 - 110
b) 111110111 - 111001
Restar los siguientes nmeros octales:
a) 365 - 23
b) 1773 65
Realizar las siguientes restas de nmeros hexadecimales:
a) 17A - 3C
b) 2E70C - 1AA7F
Complemento a 1:
Positivo: Se realiza la conversin normal
Ej.: 68 =
1000100
Negativo: Se realiza la conversin normal y luego se cambian
los ceros por unos y los unos por cero.
-68 = 0111011
Complemento a 2:
Positivo: Se realiza la conversin normal.
j.: 68 = 1000100
Negativo: Se realiza la conversin normal y luego se cambian
los ceros por unos y los unos por cero y luego al resultado
se le suma uno.
-68 = 0111100
Ejemplo
24
11000
30
+ 00010
6
011010
Resta 1 11110
111000
1
11001
00110
90
-120
CODIGOS
Cuando se representan nmeros,
letras o palabras por un grupo
especial de smbolos, se llama
codificacin y al grupo de
smbolos se le denomina un
cdigo. Probablemente uno de
los cdigos ms familiares es el
cdigo Morse, en el cual las
letras del alfabeto se
representan por puntos y rayas.
TIPOS DE CODIGO
BCD.-Si cada dgito de un nmero decimal se
representa por su equivalente binario, esto
produce un cdigo llamado decimal codificado
en binario (abreviado BCD por sus siglas en
ingls). Puesto que un dgito decimal puede
ser tan grande como 9, se requieren 4 bits
para codificar cada
^ dgito (el cdigo binario
para 9 es 1001).
Para ilustrar el cdigo BCD, tomemos un
nmero decimal como 874. Cada dgito se
cambia a su equivalente binario como sigue:
8
7
4
^
^
^
100 011 010
0
1
0
Cont.
Cont.
Codigos detectores y
correctores de errores
Cont.
Cdigos detectores de error: Consiste en
incluir en los datos transmitidos, una cantidad
de bits redundantes de forma que permita al
receptor detectar que se ha producido un
error, pero no qu tipo de error ni donde, de
forma que tiene que solicitar retransmisin.
Cdigos correctores de error: Consiste en
la misma filosofa que el anterior, incluir
informacin redundante pero en este caso, la
suficiente como para permitirle al receptor
deducir cual fue el carcter que se transmiti,
por lo tanto, el receptor tiene capacidad para
corregir un nmero limitado de errores.
Tipos de cdigos
detectores
Paridad simple (paridad horizontal).- Consiste
en aadir un bit de ms a la cadena que queremos
enviar, y que nos indicar si el nmero de unos
(bits puestos a 1) es par o es impar. Si es par
incluiremos este bit con el valor = 0, y si no es as,
lo incluiremos con valor = 1.
Paridad cruzada (paridad horizontal-vertical)
Se suele agrupar los bits en una matriz de N filas
por K columnas, luego se realizan todas las
paridades horizontales por el mtodo anterior, y
por ltimo, se hace las misma operacin de
calcular el nmero de unos, pero ahora de cada
columna. La probabilidad de encontrar un nmero
par errores ya no es cero.
Cdigos correctores
La correccin de errores se puede tratar
de dos formas:
Cuando se detecta el error en un
determinado fragmento de datos, el
receptor solicita al emisor la retransmisin
de dicho fragmento de datos.
El receptor detecta el error, y si estn
utilizando
informacin
redundante
suficiente
para
aplicar
el
mtodo
corrector, automticamente aplica los
mecanismos necesarios para corregir
dicho error.
ALGORITMO
1.
Todos los bits cuya posicin es potencia de
dos se utilizan como bits de paridad
(posiciones 1, 2, 4, 8, 16, 32, 64, etc.).
2.
Los bits del resto de posiciones son
utilizados como bits de datos (posiciones 3,
5, 6, 7, 9, 10, 11, 12, 13, 14, 15, 17, etc.).
3.
El bit de paridad de la posicin 2 k
comprueba los bits en las posiciones que
tengan al bit k en su representacin
binaria.
4.
Cada bit de paridad se obtiene calculando
la paridad de alguno de los bits de datos.
CIRCUITOS DIGITALES
Seales lgicas
Lgica Positiva y
Negativa
Seal Digital
Niveles de Activacin
Las tensiones que se utilizan para
representar los unos y los ceros se les
denominan niveles lgicos o de
activacin.
Operadores Lgicos
Los operadores lgicos NOT, AND y OR se conocen como
operadores lgicos bsicos, puesto que cualquier funcin
puede expresarse como una combinacin de ellos.
Operador lgico AND ( conjuncin lgica): SI y SOLO SI. Se
simboliza con "" y al igual que en el lgebra convencional
puede suprimirse. ( AB , AB).
Ejemplo:
"Jos ir a la playa si el carro est listo Y el da es soleado"
Operador lgico OR (disyuncin lgica): Ser verdad si
cualquiera de las proposiciones componentes es
verdadera. Se simboliza con el signo "+". (A+B).
Ejemplo:
"La alarma sonar si se abre la puerta O se golpea el carro"
Operador lgico NOT (negacin): Este operador se refiere a
una sola proposicin, negando su valor de verdad. Se
representa con una barra sobre el smbolo que representa
la proposicin. ( P )
Tablas de Verdad
La tabla de verdad es un instrumento
utilizado para la simplificacin de circuitos
digitales, que muestra el valor de la
funcin de salida para cada combinacin de
las variables de entrada
Hay siempre una columna de salida (ltima
columna a la derecha) que representa el
resultado de todas las posibles
combinaciones de las entradas
A B .X
0 0 0
0 1 1
1 0 0
1 1 1
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
0
0
1
1
0
1
0
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
1
0
1
0
1
1
1
1
1
0
1
0
1
0
1
0
Compuertas Lgicas
Una compuerta lgica es un circuito
lgico cuya operacin puede ser
definida por una funcin del
lgebra lgica.
Cada una de las compuertas
lgicas se las representa mediante
un Smbolo, y la operacin que
realiza (Operacin lgica) se
corresponde con una tabla de
verdad.
Compuerta NOT
Se trata de un inversor, es decir,
invierte el dato de entrada. Esta
compuerta dispone de una sola
entrada. Su operacin lgica es s
igual a a invertida
Compuerta AND
Una compuerta AND tiene dos
entradas como mnimo y su
operacin lgica es un producto
entre ambas.
Compuerta OR
Posee dos entradas como
mnimo y la operacin lgica,
ser la disyuncin lgica entre
ambas.
Compuertas Lgicas
combinadas
XNOR.- Es simplemente la
inversin de la compuerta OR-EX.
FAMILIAS LGICAS
TTL: se alimentan a 5 V; un 0 en la entrada
ha de ser menor de 1 V (ViLmx = 1 V) y, en
cambio, una tensin superior a 2,5 V es
entendida como un 1 (ViHmn = 2,5 V); la
tensin de salida para el 0 es 0 V, pero la
correspondiente al 1 es de solamente 4 V.
Los tiempos de propagacin de la serie TTL
estndar son del orden de 10 ns. y el
consumo promedio es de unos 2 mA (10 mW
74LS Bajo comsumo de corriente
74ALS tiempos por debajo de 4 ns
74F Y74AS tiempos de propagacin del
orden de 2,5 ns y 1,5 ns, respectivamente
FAMILIA TTL
VCC
G N D
14
13
12
11
13
12
11
10
13
VCC
G N D
VCC
14
13
12
12
11
11
10
10
10
G N D
13
G N D
13
12
12
11
11
10
10
10
13
12
11
VCC
14
13
12
11
10
G N D
G N D
7432
1
VCC
7430
14
14
G N D
VCC
7421
VCC
7410
14
7420
VCC
7408
14
14
7411
G N D
7404
7402
7400
VCC
G N D
VCC
G N D
FAMILIAS LGICAS
CMOS: Esta serie admite un amplio intervalo
de tensiones, desde 3 a 18 voltios, son de
reducido consumo, su velocidad depende
fuertemente de la tensin de alimentacin,
con tiempos de propagacin de 200 ns para
VCC = 3 V que pasan a ser de 100 ns para
VCC = 5 V y se reducen a 20 ns cuando VCC
= 15 V
Para facilitar la utilizacin conjunta de circuitos
integrados TTL y CMOS se introdujo la serie
74HCT, compatible con los niveles de
tensin y de intensidad de la familia TTL,
que permite la conexin directa entre ambas
familias
Ejercicios
Obtener la expresin booleana
de la salida de los siguientes
circuitos (no hay que simplificar
ni operar estas expresiones):
Algebra de Boole
1 1
1 1
Postulado 2:
Existe elementos 0 y 1, tal que, para a K:
a + 0 = a (elemento neutro)
a 1 = a (elemento identidad)
Postulado 3: Para cada elemento, a K existe
otro elemento denominado complemento K tal
que:
a+a=1
aa=0
Postulado 4: Ley Conmutativa
Para a y b K :
a+b=b+a
ab=ba
b) a a = a
Principio de Dualidad
Establece que si una expresin es
valida en el lgebra de boole,
entonces su expresin dual
tambin lo es.
Se determina la expresin dual
remplazando los operadores +
por y viceversa y todos los
elemento 0 por 1 y viceversa.
Ejm:
a + ( b c ) = 1, expresin su dual
es a ( b + c ) = 0
Teoremas
Teorema 1: Idempotencia
a)a a a
b) a a a
Demostracin:
aa
a 1 a 1
a (1 1)
a 1
a
a.a
( a 0) ( a 0)
a (0 0)
a0
a
Teoremas
Teorema 2: Elemento neutro
para + ya)a 1 1
b) a 0 0
Demostracin:
a 1
(a 1) 1
1 (a 1)
(a a ) (a 1)
a (a 1)
a a 1
Teoremas
Teorema 3: Involucin
a a
Demostracin:
a 1 0
a (a a ) a a
a a a a aa
a (a a ) a
Teoremas
Teorema 4: Absorcin
a)a a b a
b) a ( a b) a
Demostracin:
a a b
a 1 a b
a (1 b)
a 1 a
Teoremas
Teorema 5:
a)a a b a b
b) a ( a b) a b
Demostracin:
a a b
( a a ) ( a b)
1 ( a b)
( a b) 1 a b
Teoremas
Teorema 6:
a)a b a b a
b)(a b) (a b ) a
Demostracin:
a b a b
a (b b )
a 1 a
Teoremas
Teorema 7:
a)a b a b c a b a c
b)(a b) (a b c) (a b) (a c)
Demostracin:
a b a b c
a (b b c)
a (b c) a b a c
Teoremas
Teorema 8: Teorema de Morgan
a)a b a b
b) a b a b
En general:
a b ... z a b c ... z
a b c ... z a b c ...z
Teoremas
Teorema 9: Consenso
a)a b a c b c a b a c
b)(a b) (a c) (b c) (a b) (a c)
Demostracin:
a b a c b c
a b a c 1 b c
a b a c (a a ) b c
a b a c a b c a b c a b a c
Ejercicios
Z= A .B +A . B . C
_
_
_
Z= A. B. C + A + B + C
__ _ _ _
______
_ _
Z= A . B + A . B . C + A . (B + C) + A . B . C
_
_
_
____
_ ____
Z=A . B . C + C . ( A + B ) + A . B . C + C . A . B
____ _
Z=A . B . C + A . B + B . C
_____
_
_________
Z= A + B + A . B . C + A ( B + A )
__________
_______
Z=( A + B + C ) . C . D + B . ( B . C )
__
Z= C + C . B + A
Universalidad de las
Compuertas NAND Y NOR
Funciones de
Conmutacin
Sean x1, x2, , xn smbolos llamados
variables, cada uno representa un 0 o
un 1, definiremos f(x1,x2,,xn) como
una funcin de conmutacin de x 1, x2,
, xn. f puede tomar el valor de 0 1
segn los valores para x1, , xn; si
existen n variables (xi), entonces
existe 2n formas de asignar los valores
2n
para x1, , xn y como f tiene dos
2
posibles valores, existen
diferentes
funciones para n variables.
0
0
1
0
0
1
1
0
1
1
0
1
0
1
0
0
1
0
1
1
1
Representacin de una
funcin de Conmutacin
Formas Cannicas:
f (a, b, c) m a b c, a b c, a b c
Maxtrmino: es un trmino suma (or) para una
funcin de n variables, en donde cada una aparece
bien sea complementada o sin complementar.
Ejm:
f (a, b, c) M (a b c), (a b c )
b
0
0
1
1
0
0
1
1
c
0
1
0
1
0
1
0
1
f
1
0
1
0
0
0
0
1
a b c
b
0
0
1
1
0
0
1
1
c
0
1
0
1
0
1
0
1
f
0
1
1
0
1
1
0
1
abc
ab c
Representacin de una
funcin de Conmutacin
Especificacin decimal:
SOP:
f ( a , b, c ) a b c a b c a b c a b c
f (a, b, c) m2 m3 m6 m7
f (a, b, c) m(2,3,6,7)
POS:
f ( a , b, c ) ( a b c ) ( a b c ) ( a b c ) ( a b c )
f ( a , b, c ) M 1 M 3 M 5 M 7
f (a, b, c) M (1,3,5,7)
Convertir a SOP
Cannica
T 6 : a b a b a
f (a, b, c) a b a c a c
a b a b c a b c m7 m6
a c a b c a b c m6 m4
a c a b c a b c m3 m1
f (a, b, c) m(1,3,4,6,7)
Convertir a POS
Cannica
f (a, b, c) a (a c )
(a b b c c ) (a b b c )
((a b) (a b ) c c ) ((a b) (a b ) c )
(a b c c ) (a b c c ) (a b c ) (a b c )
(a b c) (a b c ) (a b c)(a b c ) (a b c ) (a b c )
M (0,1,2,3)
CIRCUITOS
COMBINACIONALES
Qu es un circuito
combinacional?
Un CIRCUITO LGICO COMBINACIONAL es aquel
cuyas salidas dependen slo de las entradas
actuales.
Un CIRCUITO LGICO SECUENCIAL es aquel cuyas
salidas dependen tambin de la secuencia de
entradas en el pasado (dependen de la historia
tienen memoria).
Anlisis: Obtencin de la funcin a partir del circuito
Sntesis: Obtencin del circuito a partir de la funcin
Diseo: El proceso completo ...
Mapas de Karnaugh
Mapas de Karnaugh
Minimizacin Lgica: reducir la complejidad de la
implementacin
reducir el nmero de literales (entradas a las
puertas)
reducir el nmero de puertas
reducir el nmero de niveles de puertas
--pocas entradas implican puertas ms rpidas
en algunas tecnologas
--nmero de entradas est limitado en algunas
tecnologas
--pocos niveles de puertas implican retrasos de
propagacin pequeos
--realizaciones con poco retraso requieren
muchas puertas
--el nmero de puertas influye en los costos de
fabricacin
SIMPLIFICACIN MEDIANTE
MK:
Reunir todos los 1s o 0s con el menor
nmero de lazos de mayor tamao posible.
Lazo: agrupacin de 2n casillas adyacentes
entre s.
Tcnica: - formar lazos lo ms grande
posible
- rodear los 1s restantes con el
menor nmero de lazos de
menor tamao
- repasar lo obtenido
Simplificacin con 1s
Simplificacin con 0s
Simplificacin con dont care
Ejemplo
Simplificacin 1
Simplificacin 2
Simplificacin 3
Mapas K de 5 Variables
Sea f una funcin de 5 variables: f (A,B,C,D,E)
Para elaborar el mapa k tendremos 25 = 32 combinaciones.
Ahora una casilla, adems de ser adyacente en forma
horizontal o vertical, es adyacente a la casilla que ocupa la
misma posicin en el cuadrado cercano.
Mapas Variable
Introducida