ARQUITECTURA DE COMPUTADORAS

Memorias

TIPOS DE MEMORIAS INTEGRADAS VLSI

Memorias
Memorias de
Lectura y
Escritura
Nombre
genrico: RAM

Memorias de
Solo lectura

Nombre
genrico: ROM

Tipos

Voltil

Caractersticas

Aplicaciones

-Alta velocidad
-Bajo consumo
-Baja integracin

-Las que requieren alta

velocidad y/o bajo consumo
Ej. Memorias cach, equipos
alimentados por bateras

DRAM

-Alta integracin
-Bajo precio
-Necesidad de refresco

-Grandes bancos de memoria

VRAM

-Salida serie

-Controladores de video

ROM por
mscara

No

-Bajo precio para volmenes

grandes

-Distribucin de software
-Equipos
fabricados
grandes cantidades

PROM

No

-Programable en laboratorio
-No reprogramable

-Realizacin
combinacional

EPROM

No

-Programable en laboratorio
-Borrable y reprogramable

-Pequeas series
-Prototipos

EAROM

No

-Programable y borrable sin sacar

del equipo

-Equipos
que
requieran
reprogramacin
-Sustitucin de informacin

SRAM

de

en

lgica

EJEMPLO DE ROM
ROM de 2048 palabras(2K) de 8 bits

11 Bits

7 Bits

Decodificador de filas

Matriz de 128 filas x 128 columnas

16.384 celdas de memoria

127

15

MUX
0

16

31 32

47 48

63 64

79

MUX
1

MUX
2

MUX
3

MUX
4

BIT 1

BIT 2

BIT 3

BIT4

80

95

MUX
5

96

111 112

MUX
6

127

MUX
7

4 Bits
BIT 0

Salida de Datos

8 Bits

BIT 5

BIT 6

BIT 7

JERARQUA DE MEMORIA
Se conoce como jerarqua de memoria a la
disposicin en niveles de los componentes de
memoria de un computador
Hay que tener en cuenta tres caractersticas: la
capacidad, la velocidad y el costo de la memoria
Mientras ms memoria, ms informacin podr
almacenarse. La velocidad ptima de memoria es
igual a la velocidad a la que trabaja el procesador.
Adems el costo de la memoria no debe ser
demasiado alto

Nivel 0: Registros, memoria de muy alta

velocidad y muy baja capacidad; integrada en el
microprocesador y destinada a almacenar
temporalmente datos e instrucciones
Nivel 1: Memoria cach, memoria intermedia de
alta velocidad de acceso y baja capacidad
Nivel 2: Memoria principal, esta memoria es el
elemento principal de almacenamiento de
informacin en el computador. Se caracteriza por
tener baja velocidad de acceso y alta capacidad
de almacenamiento, todo ello a un bajo costo

Nivel 3: Almacenamiento Secundario, a

diferencia del resto de memorias, son dispositivos
de almacenamiento no voltil de gran capacidad y
baja velocidad de acceso a un bajo costo
El procesador acceder a este nivel de memoria
si la informacin no la encuentra en los niveles
inferiores con lo cual aumentar el tiempo de
acceso y el tiempo de respuesta del sistema
Nivel 4: Redes(Actualmente se considera un nivel
ms de la jerarqua de memorias)

Ll, L2, L3

MEMORIA CACHE
La velocidad de la memoria principal se ha
distanciado progresivamente de la velocidad
de los procesadores.
En la figura siguiente se muestran las
grficas de la evolucin experimentada por el
rendimiento de las CPU y las memorias
DRAM (soporte de la memoria principal de
los computadores actuales) en un intervalo
de tiempo.

Esto significa que si se mantiene la tendencia, el

diferencial de rendimiento sigue aumentando en el
futuro. Para equilibrar esta diferencia se viene
utilizando una solucin arquitectnica: la memoria
cach

La memoria cach es una memoria pequea

y rpida que se localiza entre la CPU y la
memoria principal para que el conjunto opere
a mayor velocidad.
Para ello es necesario mantener en la cach
aquellas zonas de la memoria principal con
mayor probabilidad de ser referenciadas.
Esto es posible gracias a la propiedad de
localidad de referencia de los programas.

Localidad
espacial

de

referencia:

temporal

Los programas manifiestan una propiedad

que se explota en el diseo del sistema de
gestin de memoria de los computadores en
general y de la memoria cach en particular,
la localidad de referencia: los programas
tienden a reutilizar los datos e instrucciones
que utilizaron recientemente, con lo que se
puede predecir con razonable precisin las
instrucciones y datos que el programa
utilizar en el futuro cercano.

La localidad de referencia se manifiesta en una

doble dimensin: temporal y espacial.
Localidad temporal: las palabras de memoria
accedidas recientemente tienen una alta
probabilidad de volver a ser accedidas en el futuro
cercano(lazos).
Localidad espacial: las palabras prximas en el
espacio de memoria a las recientemente
referenciadas tienen una alta probabilidad de ser
tambin referenciadas en el futuro cercano.

Para
implementar
el
mecanismo
de
actualizacin de la cach con los datos con
mayor probabilidad de ser referenciados se
divide la memoria principal en bloques de un
nmero de bytes (4,8,16 etc.) y la cach en
marcos de bloque o lneas de igual tamao.
El bloque ser, pues, la unidad de intercambio
de informacin entre la memoria principal y la
cach, mientras que entre la cach y la CPU
sigue siendo la palabra. El directorio contiene
la informacin de qu bloques de Mp se
encuentran ubicados en Mc

Memoria Principal:
2n palabras direccionables
Est dividida en bloques de
longitud fija (K palabras):
Memoria Cach:
Consta de C lneas (marcos de
bloque) de K palabras cada una
El nmero de lneas es mucho
menor que el nmero de bloques:
C<<M
Cada lnea incluye una etiqueta
que identifica el bloque de
memoria principal que est
almacenado en cada momento

El funcionamiento de la memoria cach se puede

resumir en el diagrama de flujo de la siguiente figura.

Tasa de aciertos y tasa de fallos:

Cuando una direccin se presenta en el sistema cach
pueden ocurrir dos cosas:
Acierto de cach (hit): el contenido de la direccin se
encuentre en un bloque ubicado en una lnea de la
cach.
Fallo de cach (miss): el contenido de la direccin no se
encuentre en ningn bloque ubicado en alguna lnea de
la cach.
Si en la ejecucin de un programa se realizan Nr
referencias a memoria, de las que Na son aciertos cach y
Nf fallos cach, se definen los siguientes valores:
Tasa de aciertos: Ta = Na/Nr
Tasa de fallos: Tf = Nf/Nr
Evidentemente se cumple: Ta = 1 - Tf

TIPOS:
Hay varios tipos de cache frecuentemente
usados: memoria cache del procesador,
cache de disco, cache de datos(paginas web)
La memoria cach del procesador consiste
en una memoria SRAM de alta velocidad
ms rpida que la RAM dinmica (DRAM)
usada como memoria principal
En la actualidad esta memoria est instalada
en el procesador

Tipos de memoria cache del procesador:

Cach de 1er nivel (L1)
Cach de 2do nivel (L2)
Cach de 3er nivel (L3)

Cach de 1er nivel (L1): integrada en el ncleo

del procesador, trabaja a la misma velocidad de
este, tiene reas dedicadas para datos y para
instrucciones
Cach de 2do nivel (L2): integrada en el
procesador pero no en el ncleo; algo mas lenta
que la L1; de mayor capacidad
Cach de 3er nivel (L3): Es un tipo de memoria
cach ms lenta que la L2 y L1

La memoria cach L2 en los procesadores

de varios ncleos tiene dos tecnologas:
INTEL, el total de la cache est disponible
para todos los ncleos; AMD, cada ncleo
tiene su propia cach L2 dedicada solo
para ese ncleo
L2 apareci en el Pentium Pro, luego en el
Pentium II pero fuera del encapsulado

Otros

tipos

de

cach:

Cach de Disco: los Discos Duros, flexibles y

otros perifricos utilizan la memoria RAM como
memoria
cach
El Disco Duro se emplea como cach para
dispositivos an ms lentos (como son las
unidades CD-ROM)

Los navegadores Web utilizan el Disco Duro

como cach para almacenar las ltimas
pginas visitadas
Al solicitar una pgina Web, el navegador
acude a Internet y comprueba la fecha de la
misma. Si la pgina no ha sido modificada, se
toma directamente del Disco Duro, con lo que
la carga es muy rpida. En caso contrario se
descarga desde Internet y se actualiza la cach
o sea en este caso se carga en el disco duro

Elementos de Diseo de la Cache

Organizacin:
Tamao
Tamao de las lneas de cach
Nmero de cachs
Polticas de Ubicacin
Polticas de Sustitucin
Poltica de Escritura
Poltica de Bsqueda

Polticas de Ubicacin: ya que hay menos lneas de

cach que bloques de Mp, se necesitan algoritmos
que hagan corresponder bloques de memoria a lneas
de cach: correspondencia directa, asociativa,
asociativa por conjuntos.
Polticas de Sustitucin: Cuando se introduce un
nuevo bloque en la cache, debe sustituirse uno de los
bloques existentes (cuando la cache est llena)
Algoritmos de Sustitucin
LRU (least-recently used): se sustituye el bloque que
se ha mantenido en la cache por ms tiempo sin haber
sido referenciado

FIFO (first-in first-out): se sustituye el que ms tiempo

lleva ubicado en la cache
LFU (least-frecuently used): se sustituye el que me
menos referencias haya recibido. Suele ser el que
mejores resultados ofrece
Aleatoria: no est basado en el grado de utilizacin y
consiste en coger un lnea al azar entre los posibles
candidatos

Poltica de Escritura: antes de que un bloque sea

reemplazado de la cache, es necesario comprobar si ha
sido alterado en cache pero no en memoria principal:
Si no lo ha sido puede escribirse sobre esta lnea
De lo contrario, la memoria principal debe ser
actualizada

Poltica de Bsqueda
Determina las condiciones que tienen que darse para
buscar un bloque de Mp y llevarlo a una lnea de Mc.
Existen dos alternativas principales: por demanda y
anticipativa.
Bsqueda bajo demanda: cuando se produce un fallo
de cache, se busca el bloque deseado en Mp y se
transfiere a Mc.
Bsqueda anticipada: en este caso el bloque se lleva
a cache antes de ser demandado. Se busca con esto
reducir la tasa de fallos y la poltica normal es trasladar
un bloque (i el referenciado) y el siguiente (i+1 principio
de localidad)