Anda di halaman 1dari 36

CONVERTIDORES A/D

NYQUIST-RATE

Introduccin

Tipos convertidores
Baja a media velocidad, Velocidad media,
gran precisin
precisin media
Integrador
Aproximaciones sucesivas
Sobremuestreo
Algortmico

Gran velocidad, baja a


media precisin
Flash
Dos-pasos
Interpolado
Dualidad funcional
Pipeline
Intercalado de tiempo

1. Convertidores
Integrador de rampa simple
integradores (1)
Fundamento:

Se cuentan pulsos de reloj hasta que V integrador = Vin


Para el instante t = t1 alcanza el nivel de Vin:

convertir un nivel de
voltaje en una dimensin
de tiempo que se mide
con un contador

Si el reloj tiene un perodo T el nmero de pulsos n que recibir el


contador hasta el instante t1 ser:
t V RC
Vref
n 1 in
V1
t
T V ref T
RC

1. Convertidores
integradores (2)

Integrador de doble rampa


Caracterstica:
los convertidores realizan
la conversin en dos fases
(I) y (II)

Fase (I):): intervalo de tiempo T1 en el que el contador cuenta 2N ciclos


de reloj

T1 2 N Tclk

Vx crece en forma de rampa proporcional

1. Convertidores
integradores (3)
Fase (II): amplitud de
tiempo variable, T2
el contador se pone a
cero
el interruptor S1 se
conecta a Vref,

Rampa Vx constante
decreciente.
El contador cuenta hasta que Vx sea menor que
cero,entonces el valor
del contador es igual al valor digitalizado de la seal de entrada Vin.

Vref T2
R1C1

VinT1
R1C1

Vin

V
ref

T2 T1

1. Convertidores
integradores (4)

Desventajas:

El tiempo de conversin no es fijo, depende del nivel de la seal


de entrada Vin

la velocidad de conversin es muy lenta

Utilizacin:

realizacin de medidores de panel digitales


voltmetros de continua

Eleccin de T1: los componentes superpuestos a esta


frecuencia a la seal de entrada significa atenuacin

2. Convertidores de
aproximaciones sucesivas

Algoritmo de
bsqueda
binaria

Inicio
Muestreo Vin , VD/A = 0, i = 1

Vin > VD/A

No

S
bi = 1
VD/A

VD/A + Vref / 2i+1

i i+1

No

iN
S
Parar

bi = 0
VD/A

VD/A (Vref / 2i+1)

2.1Aproximaciones sucesivas
basados en un DAC

Al final de la conversin, el
valor digital en el SAR es
el voltaje VD/A sin los 0.5
VLSB de la seal de entrada

El convertidor D/A
determina la precisin y la
velocidad del convertidor
A/D
Se necesita un muestreo y
retencin a la entrada

SAR: registro digital de


aproximaciones sucesivas
Control lgico totalmente
digital
Ejecutan la bsqueda binaria

2.2. A/D de redistribucin


de carga unipolar
1.
1

2.

3.

Modo muestreo: capacidades estn


cargadas a Vin el comparador se pone
al voltaje umbral
Modo mantenimiento: se abre S2
,todas las C se unen a tierra. Vx,
cambia a Vin, con lo cual se lleva Vin al
array de condensadores. Vref se aplica
al array de capacidades durante un
ciclo
Ciclo de bit: la capacidad ms grande
se conmuta a Vref. y Vx pasa a valer (Vin + Vref/2)
Si Vx < 0 => Vin > Vref/2 el CMSB
se conecta a Vref.. b1 se considera que
es 1
Si Vx > 0 CMSB se conecta a
tierra y b1 pasa a ser 0

2.3. A/D de redistribucin de carga de


signo con un voltaje de referencia simple
1.

Modo muestreo: todas las C se


cargan a Vin mientras el comparador
se pone a la Vumbral. La C mayor se
conecta a Vref /2

2.

Modo
mantenimiento:
el
comparador primero se resetea, y las
C se unen a tierra. Vx, cambia a
Vin /2

3.

Ciclo de bit: la C mayor se conecta a


tierra si Vx > 0
Si Vx < 0 => Vin > 0, b1 = 1, la
conversin procede como en el caso
unipolar
Si Vx > 0, b1 = 0, la C mayor
cambia a tierra, Vx llega a Vin /2
V /4 y en la conversin se procede

Convertidores flash o paralelos

Son de muy alta


velocidad

Vin se compara con


diferentes niveles de
tensin.

Si Vin > Vref => Salida


comparador = 0, si no = 1

Ej: Si Vin = (6/8) x R x


Vref entonces entrada al
encoder 0001111

Convertidores flash o paralelos


Vri

Vin

1 Carga de C
2 Si Vin < Vri => Salida inversor = 1 (descarga de C)
Si Vin > Vri => Salida inversor = 0 (carga de C)

Convertidores flash o paralelos


Agunas cuestiones de diseo de convertidores
flash
Carga de la capacidad de entrada
Bowing (Inclinacin) de la cadena de
resistencias
Retardo latch-to-track en el comparador
Retardo de la seal y/o del reloj
Supresin del error de burbuja

Convertidores flash o paralelos

Carga de la capacidad de entrada


- El gran nmero de comparadores
conectados a Vin provoca un gran carga
parsita en el nudo Vin.
- La carga de una gran capacidad a
menudo limita la velocidad del
convertidor Flash
- Normalmente requiere un fuerte y
poderoso buffer para conducir Vin.

Convertidores flash o paralelos

Bowing (Inclinacin) de la cadena de


resistencias
- Las corrientes de entrada de los
comparadores bipolares, producen
errores en las tensiones de los nodos de
la cadena de resistencias.
- Su correccin puede ser obtenida
usando circuitera adicional para forzar a
que su tensin central sea correcta.

Convertidores flash o paralelos


Retardo latch-to-track en el comparador
- Tiempo que tarda un latch del comparador en
en pasar de modo latch a modo track cuando se
presenta una pequea seal de entrada de la
polaridad opuesta a la del periodo anterior.
- Esto se puede minimizar manteniendo las
constantes de tiempo pequeas. Esto se
consigue a veces manteniendo la ganancia de
los latches pequea.

Convertidores flash o paralelos


Retardo de la seal y/o del reloj
- Incluso muy pequeas diferencias en la
llegada del reloj o de las seales de
entrada a los diferentes comparadores
pueden causar errores
- Una de las formas de solucionar esto es
preceder al convertidor de un circuito de
muestreo y retencin (S/H = Sample and
Hold).

Convertidores flash o paralelos


Ruido de alimentacin y de sustrato
Se acoplan fcilmente a travs de la circuitera
o el sustrato produciendo errores.
Para minimizar este problema:
- el reloj debe ser protegido del sustrato y de la
circuitera analgica.
- relojes diferenciales juntos: se previene que
las seales se acoplen en el sustrato o a travs
del aire.
- fuentes de alimentacin analgicas separadas
de las digitales.

Convertidores flash o paralelos


Supresin del error de burbuja
- A veces un slo '1' aparece dentro de la
cadena de '0s' (o un '0' dentro de una cadena
de '1s') debido a la metaestabilidad del
comparador, ruido, cross-talk, ancho de banda
limitado, etc.
- Estas burbujas normalmente ocurren cerca del
punto de transicin del cdigo termomtrico.
- Afortunadamente, estas burbujas, pueden
eliminarse con una pequea complejidad extra
reemplazando las puertas NAND de 2 entradas
con puertas NAND de 3 entradas.

Convertidores flash o paralelos

- Ahora debe haber


dos errores seguidos
para producir error.
- Pero este circuito no
elimina el problema
del todo.

Convertidores A/D de dos pasos (o de


subrango)
Convertidores A/D de dos pasos
Son los ms populares para alta velocidad y
precisin media. Esta popularidad es debida a
varias ventajas que tienen sobre los flash.
- menor rea de silicio,
- menor potencia,
- menor carga de capacidad,
- voltajes menos estrictos,
Aunque:
- tienen un retardo mayor,
- necesitan CAD ms complejos.

Convertidores A/D de dos pasos


(o de subrango)
1- El A/D MSB de 4 bits determina los primeros 4 MSBs
2- Se halla el error de cuantificacin
3- El error de cuantificacin se multiplica primero por 16
4- y los LSBs se determinan usando el A/D LSB de 4 bits.
En lugar de requerir
256 comparadores
como en un
convertidor flash de 8
bits, slo se necesitan
32 comparadores en
un convertidor de dos
pasos.

Convertidores A/D de dos pasos (o de subrango):


Correccin digital de errores

Razn para la correccin digital de errores: facilitar los requisitos del convertidor A/D
MSB de 4 bits. Sin correccin de errores, este primer convertidor A/D necesita una
precisin del al menos 8 bits. Con correccin de errores slo necesita 4 bits.
Curiosidad: Aunque el segundo S/H no es necesario, su propsito es permitir que el
primer S/H muestree una nueva seal de entrada antes de que el amplificador de
ganancia haya terminado de amplificar el valor anterior.

Convertidores A/D de interpolacin


- El funcionamiento es muy similar al flash.
-

El nmero de amplificadores de entrada unidos a Vin se


reduce significativamente.

Esto produce:
1. una menor capacidad de entrada (que es bastante
alta para el convertidor flash),
2. una leve reduccin de la alimentacin
3. y un menor nmero de voltajes de referencia
necesarios.

Convertidores A/D interpolacin

Convertidores A/D interpolados


Los niveles lgicos se asumen 0 y 5 voltios, con los
comparadores de entrada teniendo su mxima
ganancia en torno a -10.
El umbral del latch est cerca del punto medio de
los 2 niveles lgicos (en torno a 2.5 V.).
A medida que Vin crece,
el latch para V1 se
dispara primero, seguido
de V2a y as en adelante
hasta V2. Como
resultado, se crean ms
niveles de referencia
entre V1 y V2.

Convertidores A/D folding (plegables)

Aunque el n de amplificadores de entrada puede reducirse a


travs del uso de una arquitectura interpolada, el n de
comparadores de latch sigue siendo 2N para un convertidor de N
bits.
Este alto nmero de comparadores puede reducirse
considerablemente usando una arquitectura folding.
Un convertidor A/D folding es similar en funcionamiento al de de
subrango en que un grupo de LSBs se encuentra separado de un
grupo de MSBs.
De todos modos, mientras que un convertidor de dos pasos
requiere una convertidor A/D de precisin, un convertidor A/D
folding determina el conjunto LSB ms directamente a travs del
uso de un preprocesamiento analgico mientras que el conjunto
MSB se determina al mismo tiempo.

Convertidores A/D folding (plegables)


Pregunta de
examen:

Disear el bloque
lgico

Convertidores A/D folding (plegables)


Los bloques folding
pueden realizarse
usando pares
diferenciales
trenzados de
transistores.
Vout=Va OR Vb
Vb=1 si Vr3<Vin<Vr4
Va=1 si Vr1<Vin<Vr2
Con Vr1<Vr2<Vr3<Vr4

Convertidores A/D folding (plegables)


Problema: tiene una gran capacidad de entrada
similar a la del convertidor flash.
De hecho, los convertidores flash tienen similares
etapas de entrada de pares diferenciales de
transistores para cada comparador.
Una alternativa es usar folding e interpolacin a la
vez.

Convertidores A/D pipelined


(en tubera)

La arquitectura de dos pasos descrita

anteriormente puede generalizarse a mltiples


etapas, donde cada etapa encuentra un slo
bit.
Pero, una implementacin correcta de esta
aproximacin sera muy lenta, ya que cada bit
tiene que esperar por el anterior.
Para ello se incorpora pipelining. Cuando la
primera etapa termine su trabajo,
inmediatamente empieza a trabajar con la
siguiente muestra.

Convertidores A/D pipelined


(en tubera)

Convertidores A/D pipelined


(en tubera)
El diagrama de bloques de un DAPRX se
muestra en la figura 13.32.

Convertidores A/D pipelined


(en tubera)
Lleva N ciclos de reloj procesar cada seal de
entrada (si por ejemplo la latencia es N), una
nueva muestra puede entrar en la estructura
pipeline cada ciclo de reloj.
Aunque la tasa de procesamiento es slo de una
muestra por ciclo, la complejidad es slo
proporcional a N lo que es menor que otras
arquitecturas que tambin procesan una
muestra por seal.
Esto hace de los convertidores A/D pipelined
una buena opcin donde el rea pequea es
importante.

Convertidores A/D pipelined


(en tubera)
En algunas implementaciones pipelined, ms de
un bit se convierte por etapa.
El estado actual del arte es de 12 a 15 bits para
los convertidores pipelined con correccin de
errores a 1 o 2 MHz. La velocidad se espera que
aumente considerablemente en un futuro
cercano.

Convertidores A/D de tiempo


entrelazado (compartido)
Las conversiones A/D de muy
alta velocidad se pueden
realizar operando en paralelo
con mltiples convertidores
A/D.

Aqu F0 es un reloj de 4 veces


la velocidad de F1, F2, F3, F4.
Adems de F1 a F4 estn
desfasados entre s el periodo
de F0, tal que cada
convertidor obtendr
sucesivamente muestras de la
seal de entrada Vin
muestreadas a la velocidad de
F0. De esta forma, los 4
convertidores operan a un
cuarto la velocidad de la
frecuencia de muestreo de
entrada.