Anda di halaman 1dari 46

MARCOS MELO FERREIRA

ELETRNICA E SISTEMAS
EMBARCADOS
CIRCUITOS SEQUENCIAIS

SO LUIS
2016

TPICOS

CIRCUITOS SEQUENCIAIS;

REDES SEQUENCIAIS;

MDULOS PADRES SEQUENCIAIS;

INTRODUO

Sistemas Digitais: Sistemas que processam,


armazenam e transmitem sinais digitais;

Circuitos Sequenciais: Circuito cujo as


sadas so descritas como funo dos
valores instantneos das entradas e de seus
valores passados;

Representao

Circuito Combinacional x Circuito


Sequencial

Figura 1: Circuito combinacional e Sequencial


Fonte: www.inf.pucrs.br/~emoreno/undergraduate/SI/orgarq/class_files/Aula06.pdf

Diagrama de Blocos
Estado Atual e Prximo Estado;
Realimentao;

Figura 2: Circuito Sequencial


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Memria

Tem como entradas o valor do prximo


estado que ser armazenado e sinais de
controle;

As sadas (estado atual), so entradas do


circuito combinacional, possibilitando
realimentao (feedback).

Classificao

Circuitos Assncronos: O estado muda no


momento em que as entradas mudam;

Circuitos Sncronos: A avaliao das


entradas e subsequente evoluo do
estado, feita em sincronia com um sinal
temporal de entrada (clock).

Clock

Uma onda peridica que determina os


instantes de tempo em que o circuito
sequencial deve avaliar suas entradas;

Figura 3: Clock
Fonte: Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

LATCH RS - NOR

Circuito lgico e Tabela

Figura 4: Latch
Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de sinais

Figura 5: Sinais no tempo


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

LATCH RS - NAND

Circuito lgico e Tabela

Figura 6: Latch com Nand


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de Sinais

Figura 7: Sinais
Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

LATCH D

Evita o estado indeterminado;

Figura 8: Latch D
Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

FLIP FLOP

Circuito Digital sncrono que serve como


memria para 1 bit;

Tipos
D
JK
T

Flip Flop Tipo D


Pode ser ativado pela borda de subida ou
descida do sinal de clock;
Quando ocorre uma transio no sinal, o
valor de Q=D;

Figura 9: Flip Flop, Tabela, ondas


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Preset e Clear

Este Flip Flop funciona do mesmo modo que


o anterior, porm possui duas entradas
assncronas, usadas para setar ou limpar a
sada a qualquer momento;

Figura 10: Bloco com preset e clear


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Flip Flop JK

Possui funcionamento semelhante ao Latch


SR, mas no leva as sadas para um nvel
indeterminado, e sim a complementao do
nvel anterior;

Figura 11: Flip Flop JK


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Flip Flop T

Este FF muda de estado em uma borda do


sinal e quando a entrada T esta em nvel
alto;

Figura 12: Flip Flop T


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Registrador
um elemento que armazena uma palavra
constituda por n bits;
Cada FF armazena 1 bit;
Podem receber e enviar a palavra em srie
ou paralelo;

Figura 13: Registrador


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Funcionamento

Os dados disponveis nas entradas somente


sero copiados na borda de subida do sinal;

Figura 14: Registrador


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd5.pdf

Sinal de Carga

Controla o fluxo de dados no registrador;

Figura 15: Registrador com sinal de carga


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd5.pdf

Registrador de
Deslocamento
Utilizado para deslocar um bit para direita
ou esquerda;
O contedo passado para o FF adjacente;

Figura 16: Registrador de deslocamento


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd5.pdf

Registrador de
Deslocamento

No segundo exemplo a entrada de bits


feita pelo FF da direita:

Figura 17: Registrador deslocamento


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd5.pdf

Shift Register

Permite carga paralela e deslocamentos


direita e esquerda;

Figura 18: Shif Register


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd5.pdf

Contador

um circuito que faz contagens crescentes


ou decrescentes, em binrio, decimal ou
outra base numrica. Podem ser:

Sncronos: O sinal de clock aplicado


simultaneamente a todos os FF;

Assncronos: O sinal aplicado apenas ao


primeiro FF.

Contador Assncrono

Binrio Progressivo com FF JK:

Figura 19: Contador


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de Sinais

Figura 20: Ondas contador


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Contador Sncrono

Binrio Progressivo com FF JK;

Figura 21: Contador JK


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de Sinais

Figura 22: Ondas


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de Estados

O funcionamento dos circuitos sequenciais


pode ser representado por um diagrama de
estados;

O conjunto de valores armazenados em


cada FF, define o estado atual;

Existe um sinal que habilita a transio de


um estado para outro.

Diagrama de Estados

Figura 23: Diagrama de estados


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Diagrama de Tempos

Figura 24: ondas


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Mquinas de Estados
Finitos

Os circuitos sequenciais sncronos podem


ser implementados de duas formas

Mquina de Moore: Modelo dependente dos


estados;

Mquina de Mealy: Modelo dependente das


entradas.

Mquina de Moore

Figura 25: Mquina de Moore


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Mquina de Moore

Nos arcos do grfico somente so


representados os sinais de entrada
causadores da transio de um estado para
outro;

Figura 26: Diagrama de estados


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Mquina de Mealy

Figura 27: Mquina de Mealy


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Mquina de Mealy

Na representao da maquina de Mealy,


nos arcos do grfico, so representados os
sinais de entrada causadores da transio

Figura 28: Diagrama de estados


Fonte: www.inf.ufsc.br/%7Eguntzel/isd/isd4.pdf

Sntese de Redes
Sequenciais
Elaborar um diagrama de estados;
Atribuir a cada estado uma combinao de
variveis (FF);
Construir a tabela de excitao do FF
utilizado;
Escrever uma tabela com os estados atuais,
os prximos e as sadas;
Montar o mapa de Karnaugh para cada uma
das entradas dos FF;
Fazer o mesmo para as sadas.

Detector de Sequncia

Exemplo: Projetar um circuito que fornea


na sada o valor 1 apenas durante o
perodo do relgio coincidente com o
terceiro 1 na entrada X;

Figura 29: Funcionamento


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Diagrama de estados

Figura 30: Diagrama de estados


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Tabelas de Transio dos Estados e


Excitao de FF JK;

Figura 31: Tabelas


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Tabela de Transio e Mapas do FF (1) JK;

Figura 32: Tabelas e mapas


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Tabela de Transio e Mapas do FF (0) JK;

Figura 33: Tabelas e mapas


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Tabelas de Transio dos Estados e Mapa da


sada;

Figura 34: Tabelas e mapas


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

Detector de Sequncia

Circuito Lgico

Figura 35: Circuito Lgico


Fonte: www.dcc.ufrj.br/~gabriel/circlog/Sequenciais.pdf

REFERNCIAS

TOCCI R.J.; WIDMER, N.S.; Sistemas digitais:


princpios e aplicaes. 8 edio, Pearson Brasil.
2003.

TAUB, H. Circuitos Digitais e


Microprocessadores. McGraw-Hill, 1984.