Veronica Ernita K.
Programmable
User dapat memakai IC digital secara
berulang-ulang untuk menyesuaikan
program yang akan didownload ke
dalam FPGA.
Volatile
Jika listrik mati maka secara otomatis
fungsi FPGA akan hilang, artinya data
yang telah diproses dan didownload
akan hilang semuanya.
Mengapa
FPGA?
menggunakan
Memiliki
kemampuan
untuk
menangani beban komputasi yang
begitu berat.
Menghilangkan tugas-tugas intensif
dari Digital Signal Processing.
Kustomisasi arsitektur agar sesuai
dengan algoritma ideal.
Mengurangi biaya sistem.
Efisiensi biaya.
Transistor,
IC (Integrated Circuit),
SRAM (Static Random Access Memory),
DRAM
(Dynamic
Random
Access
Memory),
SPLD (Simple Programmable Logic
Devices),
CPLD (Complex Programmable logic
Devices),
Programmable Logic
Device (PLD)
PLD adalah chip general-purpose yang
digunakan untuk mengimplementasikan
rangkaian logika (kombinasional).
PLD merupakan komponen elektronik yang
dapat digunakan untuk membangun
rangkaian digital sesuai dengan keinginan
perancang.
PLD
menghubungkan
beberapa gerbang logika yang diatur oleh
perancang hardware.
Programmable Logic
Device (PLD)
Berdasarkan jumlah gerbang logika yang
dimiliki, PLD dapat dibagi atas tiga tipe,
diatur
PLA (Programmable
Logic Array)
Merupakan pengembangan pertama dari
PLD.
Struktur PLA:
Skematik PLA
Programmable Array
Logic (PAL)
Di PLA, plane AND dan OR keduanya
programmable.
Programmable
Array
Logic
(PAL),
lebih
sederhana:
Plane OR tetap.
PAL lebih mudah untuk dimanufaktur dan
dapat beroperasi lebih cepat daripada PLA.
Struktur ini paling banyak digunakan di
aplikasi yang menggunakan programmable
device sederhana.
Skematik PAL
Programmable Array
Logic (PAL)
Device PAL mempunyai rangkaian tambahan di
keluaran tiap gerbang OR untuk menyediakan
fungsional tambahan:
Macrocell: gerbang OR dikombinasikan
dengan rangkaian tambahan.
PAL = plane AND + macrocell
Complex Programmable
Logic Device (CPLD)
CPLD
adalah
gabungan
dari
beberapa SPLD yang dihubungkan
oleh Programmable Switching Matrix.
Jadi,
CPLD
merupakan sebuah
programmable logic device dengan
kompleksitas antara Programmable
Array Logic (PAL) dan FPGA.
Karakteristik CPLD
CPLD memiliki sifat non-volatile yang
diadopsi dari PAL.
Memiliki banyak gerbang yang diadopsi
dari FPGA, meskipun gerbang PAL tidak
sebanyak FPGA.
Jumlah gerbang yang terdapat pada IC
CPLD berkisar antara ribuan sampai
ratusan ribu gerbang logika.
Arsitektur CPLD
Application-Specific Integrated
Circuit (ASIC)
ASIC adalah IC yang hanya digunakan
pada keperluan tertentu , kompleksitas IC
ini cukup tinggi jadi tidak muat pada
CPLD .
Configurable Logic
Blocks (CLB)
CLB merupakan blok untuk membangun
komponen-komponen
combinational/sequential.
Untuk
dapat
membentuk
CLB
dibutuhkan
truth
table
dalam
membangun jalur logika.
Input/Output Blocks
(IOB)
IOB merupakan blok yang digunakan
untuk mengirimkan sinyal keluar dari
chip dan sekaligus membaca sinyal
yang masuk ke dalam chip.
Proses Pemrograman
pada FPGA
Design Entry
Text Entry
menggunakan VHDL
(Verylog Hardware
Definition Language)
Schematic Entry
Functional Simulation
Tujuan:
memastikan
rancangan
rangkaian
logika
bekerja
sesuai
keinginan dengan input waveforms
yang digunakan.
Synthesis
Optimasi
rangkaian
logika
dalam
penggunaan gerbang.
Menghasilkan netlist yang merupakan
daftar connection yang mendeskripsikan
komponen dan keterhubungan komponen
tersebut.
Implementation
Timing Simulation
Verifikasi rangkaian apakah sudah
bekerja
pada
frekuensi
yang
diinginkan dan tidak ada propagation
delay.
Device Programming
Membuat
bitstream
yang
merepresentasikan rancangan akhir
dan akan dikirim ke target device.