Anda di halaman 1dari 22

UNIVERSIDAD PERUANA LOS ANDES

CIRCUITOS SECUENCIALES

DOCENTE: Ing. Guillermo E. Lagos Huaroc


Introduccin

Hasta hoy todo era combinatorio (Sistemas


Digitales I)
Las salidas dependan nicamente de las entradas en
ese momento.
En este curso abordaremos los Sistemas
Secuenciales o tambin llamados Maquinas de
Estados Finitos.
La salida no solo depende de la entradas presentes,
tambin depender de la historia pasada, de lo que
sucedi antes.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 2


Introduccin

Casi todos los sistemas tiles


requieren el almacenamiento In Out
de informacin de estado, lo Circuito
que da lugar a los circuitos Lgico
Combinacional
secuenciales.
Un circuito secuencial
recuerda parte de la historia Estado
anterior del sistema, es decir, Circuitos
tiene memoria. secuenciales

16/06/2017 Ing. Guillermo E. Lagos Huaroc 3


Introduccin

entradas salidas
Lgica
Combinacional

estado estado
actual siguiente
Registros
Q D

CLK

16/06/2017 Ing. Guillermo E. Lagos Huaroc 4


Introduccin

En un sistema sncrono, todos los registros estn bajo el control de una


nica seal de control global.
En los circuitos secuenciales sncronos, los sucesos de conmutacin tienen
lugar de forma concurrente en respuesta a un estmulo de reloj.
Los resultados de las operaciones esperan a la siguiente transicin de reloj
antes de pasar a la etapa siguiente, por lo tanto, el siguiente ciclo no puede
comenzar hasta que todos los clculos actuales se hayan completado y el
sistema haya quedado en reposo. El periodo de reloj T con el que el circuito
secuencial opera, debe ajustarse al mximo retardo de entre todas las etapas
de la red.
Por lo tanto, es importante minimizar los parmetros de temporizacin
asociados con el registro, ya que estos afectan directamente a la velocidad a
la que puede aplicarse la seal de reloj al circuito secuencial.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 5


16/06/2017 Ing. Guillermo E. Lagos Huaroc 6
Ejemplos clsicos

16/06/2017 Ing. Guillermo E. Lagos Huaroc 7


Tipos de circuitos secuenciales

Existen dos tipos de circuitos secuenciales


Sincrnicos: Son sistemas cuyo comportamiento puede
definirse a partir del conocimiento de sus seales en
instantes discretos de tiempo.
Asincrnicos: Depende del orden que cambien las
seales de entrada y pueda ser afectadas en un instante
dado de tiempo.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 8


Sistemas Sincrnicos (Sncronos o con
clock)
Son sistemas que actan bajo un control de
tiempo, este control se denomina reloj (clock).
Clock: es una seal que se alterna entre los valores
lgicos 0 y 1 en un periodo regular.
T

Fig. 1: Seales de Clock

16/06/2017 Ing. Guillermo E. Lagos Huaroc 9


El Clock

El Periodo (T): es el tamao en tiempo de un


ciclo.
La Frecuencia (f): es el inverso del periodo, 1/T y
est dada en Hertz (Hz).
Ejemplo:
Una seal con frecuencia de 200 MHz, corresponde a una
seal que tenga un periodo de 5 ns.
En la mayora de los sistemas sincrnicos, los
cambios ocurren en las transiciones donde la seal
cambia de 0 a 1 de 1 a 0.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 10


Diagrama conceptual de un sistema
secuencial
Clock

q1
x1 Z1
.
.
.
.
.
Memoria
. . qm .
. .
. .

xn Zk

Lgica Combinatoria

16/06/2017 Ing. Guillermo E. Lagos Huaroc 11


Comentarios sobre el diagrama

Tiene n entradas, (xs)


El clock se comporta como una entrada ms.
Tiene k salidas (zs)
Tiene m dispositivos de almacenamiento binario (qs)
Cada dispositivo podr tener una o dos seales de entrada
Muchos sistemas tiene solo una entrada y una salida, pero
veremos ejemplos con varias entradas e incluso algunos
sistemas que no tienen entradas a no ser el clock.
Memoria: Flip-Flops.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 12


Sincronismo

El tipo de circuito secuencial ms comn es el


tipo sncrono, esto significa que los elementos de
almacenamiento se afectan slo en instantes de
tiempo discretos.
La sincronizacin se genera en un dispositivo
denominado Reloj (clock) que produce un tren
peridico de pulsos.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 13


Asncronos

Cambian su estado de forma inmediata como


resultado de variaciones en las entradas.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 14


El Flip Flop

El Flip Flop es un dispositivo de almacenamiento


binario con colck.
Bajo operaciones normales este dispositivo
almacenar un 1 un 0 y slo cambiarn estos
valores en el momento que ocurra una transicin
del clock.
Las transiciones que pueden producir cambios en el
sistema pueden ser cuando el clock va de 0 a 1, disparo
por rampa de subida (leadign-edge triggered), o cuando
el clock va de 1 a 0, disparo por rampa de bajada
(trailing-edge triggered).
16/06/2017 Ing. Guillermo E. Lagos Huaroc 15
Flip-flops

Un flip-flop es una celda binaria capaz de


almacenar un bit de informacin. Tiene dos
salidas, una para el valor normal y una para el
valor complementario.
La diferencia entre los diversos tipos de flip-flops
est en el nmero de entradas que posean y la
manera en la cual las entradas afectan el estado
binario.

16
Rampas de subida y de bajada

Clock
1
Rampa de
subida Rampa de
bajada

16/06/2017 Ing. Guillermo E. Lagos Huaroc 17


Flip Flop tipo D (1)

Existen varios tipos de Flip Flops, nos


concentraremos en dos tipos, el D y el JK, el Flip
Flop tipo D es el ms usado y es encontrado
comnmente en dispositivos lgicos
programables.
Otros, SR y T.

16/06/2017 Ing. Guillermo E. Lagos Huaroc 18


Flip Flop tipo D (2)

Es el ms sencillo en su operacin.
El nombre proviene de Delay (retardo), ya que su salida es un
reflejo de lo que hay en la entrada con un retardo de un ciclo de
clock.

q q

D D
q q

Clock Clock

D con rampa de bajada D con rampa de subida

16/06/2017 Ing. Guillermo E. Lagos Huaroc 19


Flip Flops con Clear y Preset

Cualquier tipo de Flip Flop podr contar con estas


entradas asincrnicas, en el caso de Flip Flops tipo D
tenemos:
PRE CLR D q q*
0 1 X X 1 Constante
1 0 X X 0 inmediata
PRE q
D
0 0 X X - Invalido
1 1 0 0 0

Clock q 1 1 0 1 0 Normal
CLR
1 1 1 0 1
1 1 1 1 1

16/06/2017 Ing. Guillermo E. Lagos Huaroc 20


Flip Flop tipo T (Toggle)

Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia


el valor del estado actual y si T = 0, el estado permanece sin
cambios.
Tablas de Comportamiento

T q q* T q*
0 0 0 0 q
0 1 1 1 q
1 0 1
1 1 0

16/06/2017 Ing. Guillermo E. Lagos Huaroc 21


Flip Flop tipo JK
Es una combinacin del SR y del T, siendo as, su comportamiento
es como el SR, con excepcin cuando sus entradas J = K = 1
provoca que el Flip Flop cambie de estado, como si fuera un Flip
Flop T.
Tablas de comportamiento:
J K q q* J K q*
0 0 0 0 0 0 q
0 0 1 1 0 1 0
0 1 0 0 1 0 1
0 1 1 0 1 1 q
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

16/06/2017 Ing. Guillermo E. Lagos Huaroc 22