3.

5 Film SiO2 yang Disimpan/ diendapkan

• Tidak seperti lapisan SiO2 yang tumbuh

secara termal, pertumbuhan filamen SiO2
yang diendapkan tidak bergantung pada
bahan substrat (kecuali deposisi SiO2 selektif,
gambar 3.l.3 b), dan tidak memodifikasi
lapisan yang mendasari.
3.5.1 Membuat film Sio2 yang diendapkan
yg paling umum
• Teknik CVD, yang dijelaskan secara rinci di Sect.3.1.1, yang paling umum
digunakan adalah menggunakan proses pengendapan. Dari film CVD SiO2,
film SiO2 yang tergagap (lihat Sect 3.1.4) dan spin- pada lapisan kaca (lihat
Sect 3.1.5) penting. Ada beberapa proses yang tersedia untuk
pengendapan CVD SiO2, yang paling penting yang tercantum di bawah ini.
Sion + 2H2 (teknik oksida silan) 430 C Sil lbar 23 430 C sion + 2H (teknik
KPP) 40 Pa si oca 700 gas (teknik TEOS) SiO. 10 Pa 24) 25 100 C sio, gas
(teknik SACVD) 0,5 par 50U-C SiO, gas (teknik HTO) 40 Pa 27) SiO, gas
(teknik PECVD, oksida plasma) plasma 350 ° C, 40 pa Gas SiO Dep / Etch te
3503C SiH4 + AN20 n pemboman, plasma Pa.
• Reaktor CVD tekanan atmosfer seperti yang diilustrasikan pada Gambar
3.1.4 a, b dan c, menggunakan teknik oksida silase. Teknik LTO biasanya
dilakukan dengan reaktor seperti tipe e pada Gambar 3 4, sedangkan TEOS
dan Proses HTO kebanyakan menggunakan reaktor yang ditunjukkan pada
Gambar 3.1.4 cor PECVD dan film diendapkan dalam tipe CVDreaktor yang
ditunjukkan pada Gambar 3.LG d Film oksida PECvD memiliki oksida silan
er tinggi secara signifikan, film LTO merupakan tingkat etanol dalam encer.
asam hidrofluorat dibanding oksida termal. Ini menunjukkan bahwa film-
film ini memiliki struktur internal yang relatif "longgar, walaupun anil
dapat menyebabkan suatu" densifikasi "tertentu dari struktur lapisan.
• Film EOS dan HTO memiliki karakteristik tingkat etanol yang hampir sama
dengan lapisan SiO2 termal. Hal di atas tidak memberikan hal yang sama.
cakupan tepi. Proses ide irisan silan memiliki cakupan tepi yang paling
buruk (seperti pada Gambar 31.2 dan c), KPP dan film memiliki cakupan
tepi rata-rata (lihat Gambar 3.1.7 a), sementara langkah uji mal yang dekat
dengan conf dicapai dengan TEOS dan HTO processcs 13.36) (lihat d)
dengan SACvD dan Dep. Teknik-teknik Etch, seseorang bahkan memperoleh
derajat planarization (lihat Gambar 3.1.3 b dan 3.1.7 b) Tekanan mekanis
internal di dalam lapisan dapat berupa tarik atau tegangan, karena kompres
Leilsile. Sebagian besar aplikasi memerlukan kompresi dapat menyebabkan
retak, terutama pada langkah-langkah. Film oksida Silan dan LTO
menunjukkan tekanan tarik intornal, sedangkan voltase, HTO dan film
oksida plasma berada di bawah kompresi mekanis internal. Seperti yang
telah ditunjukkan pada Gambar. 3.1.1 dan 3.1.5 rcaksi CVD tidak terjadi di
ruang gas, namun pada permukaan padat padatan. Jika wafer tidak
tergeletak di atas dasar, tapi berdiri tegak seperti pada tipe reaktor saya
(lihat Gambar 3.1.5), ketebalan film yang sama seperti bagian belakang
wafer depan akan selalu dilapisi dengan sisi. Di dinding panas bereaksi
reaksi CVD juga terjadi atau kapal kuarsa dan dinding reaktor internal,
karena kapal dan dinding berada pada suhu yang sama dengan wafer.
Seiring bertambahnya jumlah lapisan, ada peningkatan risiko partikel kapal
dan tabung walis. adalah untuk cason ini seperti yang ada di Figs. 3.1.4 cand
3.1.6 a dan c menjadi lebih populer.
 3.5.2 Aplikasi film SiO2 yang diendapkan

• Film Sio2 yang terdeposit digunakan dalam teknologi

silikon dimana diperlukan cakupan permukaan
konformal (misalnya pada teknik specer, Sect 3.5.3,
dan Untuk parit iso Sect, juga digunakan di mana
silika substrat musi dihindari (misalnya untuk masker
Sio2 dalam parit etsa, atau di mana orida termal
pada dasarnya tidak mungkin dilakukan (misalnya
untuk lapisan isolasi pada metil bertingkat 7a Seul
3.5.5. Film Sio2 yang didoping dengan beberapa
persen berat fosfor atau boron sangat penting, dan
ditangani di Sect 3.6.
 3.5.3 Teknologi spacer ( spasi )
• A spacer mengacu pada struktur yang hanya terbentuk
dengan langkah yang panjang. Gambar 3.5.1
menunjukkan dua langkah pemrosesan penting untuk
memproduksi spacer Sio2. : pada awalnya pernyataan
SiO2 oleh teknik bahwa memberikan lapisan konformal
maksimum (misalnya TEos) lalu etilase anisotropic
lapisan Sio2 dengan jumlah yang sama dengan ness
SiO2 pada planar spacer A SiO2 kemudian tertinggal
dengan langkah mendadak. Teknologi silikon, spacer
SiO2 digunakan dimana tepi pola perlu digeser secara
lateral, atau di mana tepi perlu diisolasi. Gambar 3.5.2
menunjukkan empat contoh dari aplikasi spacer.
• Diagram menunjukkan pembuatan profil doping LDD (LDD
Iightly Doped Drain) untuk mengurangi kekuatan medan
puncak pada tepi saluran pembuangan transistor MOS (lihat
Sect 3.4.3), b mengilustrasikan tindakan yang tumpang
tindih (self-aligned) kontak [ 3.34], c pembentukan basis
polisilikon searah dan membentuk kontak emitter
selfaligned untuk transistor bipolar 13,35], dan d kontak
source/body dari transistor DMos (lihat Sect. 8.3.2).
Gambar 34.6 menunjukkan aplikasi dari teknik spacer
lainnya. Akhirnya, harus disebutkan bahwa seseorang dapat
menghasilkan dimensi sub-pm dengan menggunakan
spacer tanpa membutuhkan lithographic pattern
generation (lihat sect.4.6). Dalam metode ini, spacer adalah
satu-satunya struktur yang tersisa setelah memotong tepian
yang mereka sayap. Metode tidak langsung ini untuk
menghasilkan suatu pola memang memiliki beberapa
keterbatasan utama, namun karena hanya struktur loop
pendek dengan lebar pola seragam dapat diproduksi.
 3.5.4 Isolasi trench
• Isolasi trench mengacu pada isolasi lateral antara transistor yang
berdekatan, atau daerah aktif lainnya, dengan menggunakan parit yang
terukir. ke dalam silikon monccrystalline dan TEOS yang diolah dengan
bahan isolasi (STI Trench Igolation) adalah untuk mengisi parit (lihat Sect
3.5.1), karena di dekat konsistrator conformal conformation
dimungkinkan, bahkan di parit sempit.
• Gambar 3.5.3 menunjukkan pengolahan urutan untuk teknik isolasi parit
(teknik Box, Box Buried oxide). Proses ini tidak hanya memungkinkan
rongga SiO2 nar yang sangat nar diproduksi untuk isolasi lateral transist
Mos. ors (tidak ada masalah paruh burung seperti di Locos Lechnique),
namun juga dapat digunakan untuk membuat dinding iso lating yang
membentang jauh ke dalam silicateIL monocrystalline (mis. 3 Em dalam)
Ini sangat berguna untuk sirkuit CMOS dan bipolar tingkat lanjut yang
mengandung transistor padat, dimana idealnya dinding isolasi harus
meluas.