FLIP FLOP

Teori dasar FLIP FLOP

 Rangkaian flip-flop (FF) dapat menyimpan data,
mengingat informasi (memori) dan menghitung.
 Keadaan keluaran flip-flop bias berada dalam
kedaan tinggi (1) atau keadaan rendah (0), untuk
selang waktu yang dikehendaki.
 Biasanya untuk mengubah keadaan tersebut
diperlukan suatu pemicu.
Ada berbagai macam flip-flop
 Ditinjau dari cara kerjanya dikenal
 flip-flop RS
 D-type flip-flop
 J-K flip-flop
 T-type flip-flop
 Ditinjau dari cara pengaturan flip-flop
 Non clocked flip-flop
 Clocked flip-flop
Ada berbagai macam flip-flop
 Ditinjau dari jenis pulsa yang mengatur
 pulse triggered flip-flop
 edge triggered flip-flop, terbagi lafi menjadi :
 Negative edge triggered circuit
 Positive edge triggered circuit
Flip-flop SR
 Flip-flop SR merupakan rangkaian dasar untuk
menyusun berbagai jenis flip-flop yang lainnya.
 Disusun dari dua buah gerbang NAND (gambar 1)
atau dua buah gerbang NOR (gambar 2)
Flip-flop SR dengan NOR
Flip-flop SR dengan NAND
Penjelasan
 Mengeset flip-flop berarti membuat jalan keluar Q
= 1 dan Mereset flip-flop membuat jalan keluar Q
= 0 dari kondisi stabil atau tidak berubah.
 Mengeset flip-flop dari gerbang NAND dapat
dilakukan dengan membuat S = 0 dan mereset
dilakukan dengan membuat R = 0.
 Sedangakan Mengeset flip-flop darigerbang NOR
dapat dilakukan dengan membuat S = 1 dan
mereset dilakukan dengan membuat nilai R = 0.
Sinyal Keluaran FF RS
Flip-Flop SR terlonceng
 Flip-flop jenis ini dapat dirangkai dari flip-flop SR
ditambah dengan dua gerbang AND atau NAND
untuk memasukan pemicu yang disebut dengan
sinyal clock (ck)
Flip-Flop SR terlonceng
Penjelasan FF SR terlonceng
 Dari table kebenaran kedua rangkaian diatas
terlihat bahwa :
 Untuk sinyal clock yang tinggi (1), flip-flop ini bekerja
seperti flip-flop SR dari gerbang NOR, sedangkan
untuk sinyal clock yang rendah (0), keluaran Q tidak
tergantung pada input S dan R, tetapi tetap
mempertahankan keadaan terakhir sampai datangnya
sinyal clock berikutnya.
Penjelasan FF SR terlonceng
Flip-Flop Data (FF-D)
 Pada Flip-Flop SR ada nilai-nilai masukan yang
terlarang.
 Untuk menghindari adanya nilai terlarang tersebut,
disusun suatu jenis Flip-Flop lain yang dinamakan
Flip-Flop Data.
 Rangkaian ini dapat diperoleh dengan
menambahkan satu gerbang NOT pada masukan
Flip-Flop terlonceng
Flip-Flop Data (FF-D)
Penjelasan D FF
 Dari gambar tersebut terlihat bahwa untuk sinyal
clock yang rendah, keluaran Q akan tetap
“terkunci” atau “tergeranda”1 pada nilai
terakhirnya .
 Dikatakan bahwa pada saat keadaan clock
rendah, sinyal masukan D tidak mempengaruhi
keleuaran Q, sedangkan untuk sinyal clock yang
tinggi (ck = 1), maka diperoleh keluaran yang
sesuai dengan data D yang masuk saat itu.
Penjelasan D FF