Anda di halaman 1dari 11

ELEKTRONIKA DASAR 2

KELOMPOK 7
AGUS PRAMONO
LIZA MARLINA
FEBRIANSYAH
RANGKAIAN PENGUAT
TEGANGAN
1. PENGUAT
TERBENAM

adanya penambahan tahanan kecil


yang membuat penguatan dari
penguat menjadi berkurang tetapi
penguatan dari penguat lebih stabil.
Penguatan seperti ini disebut penguat
terbenam(swamfed amplifier).
ANALISIS DC PENGUAT TERBENAM

Arus listrik pada emitor akan berkurang dengan adanya


penambahan tahanan Re1 antara kaki emitor dari transistor
dan kapasitor pintas.
RANGKAIAN SETARA PENGUAT TERBENAM
Secara umum penguatan dari penguat terbenam tergantung pada faktor

penguatan arus dari transistor yang digunakan, impedansi keluaran, dan tahanan

yang terdapat antara base transistor dengan ground. Dengan adanya penambahan

tahanan Re1 antara emitor dengan kapasitor pintas menyebabkan nilai tahanan Rit

menjadi lebih besar. Akibatnya penguatan dari penguat menjadi berkurang.


PENGUATAN DENGAN JFET
Struktur JFET

Penguat sinyal menggunakan FET memiliki


keuntungan impedansi input yang sangat tinggi
sehingga dapat digunakan untuk menguatkan sinyal
yang sangat lemah (kecil). Untuk membuat penguat
sinyal menggunakan FET dapat dilakukan dengan
pemberian tegangan bias pada FET
PRINSIP KERJA JFET

Prinsip kerjanya adalah Lebar saluran yang


identik dengan kemampuan menghantar
arus dari saluran ini dikendalikan dengan
tegangan gate. Jika tidak ada tegangan gate,
konduktivitas saluran adalah maksimum.
Bila tegangan bias balik diterapkan pada
gate maka saluran akan menyempit dan
konduktivitas menurun. Lebar saluran dan
juga resistansi saluran dikendalikan dengan
memvariasikan tegangan gate, sehingga
dapat mengendalikan arus drain (ID) yang
besar.
Karakteristik
JFET
Rangkaian bias untuk menggambar karakteristik JFET

Apabila gate diberi tegangan (bias balik/negatif), maka


nilai konstan arus drain ID akan berkurang. Semakin
negatif tegangan gate arus drain akan semakin
berkurang, sehingga suatu saat akan tercapai harga
tegangan dimana arus drain menjadi nol. Tegangan
VGS yang menyebabkan arus drain menjadi nol disebut
tegangan Cut-Off (VGS(off)). JFET harus dioperasikan pada
daerah antara VGS = 0 dan VGS(off).
Pada JFET VGS(off)  dan VP selalu sama besarnya, hanya
tandanya yang berbeda. Dalam lembaran data biasanya
hanya mencantumkan salah satu antara VGS(off) atau VP.
METODE PEMBIASAN JFET
Pembiasan sendiri (Self
Untuk menetapkan reverse bias bagi gate, dapat dengan menggunakan Biasing)
cara pembiasan sendiri, Gate dibias 0V dengan resistor R G yang
dihubungkan dengan ground. Meskipun akan terjadi arus bocor yang
sangat kecil pada RG, akan tetapi dapat diasumsikan bahwa tidak ada
arus pada RG sehingga tidak ada tegangan jatuh pada R G.
Kegunaannya adalah untuk menetapkan agar tegangan gate 0V tanpa
dipengaruhi oleh sinyal ac yang akan diumpankan nantinya.
           Karena VG = 0V dan VS = IDRS, maka tegangan gate-source
adalah
                        VGS = VG – VS = 0 – IDRS    sehingga VGS = -IDRS 
Tegangan drain terhadap ground ditentukan sebagai berikut :
                        VD = VDD - IDRD
Karena VS = IDRS, maka tegangan drain-source adalah
VDS = VD - VS
                        VDS = VDD – ID (RD + RS)
 
REFERENSI

http://elektronika-dasar.web.id/fet-sebagai-penguat-sinyal-lemah/
Asrizal.2013. elektronika dasar 2. Padang : UNP

https://yadielektronika.blogspot.com/2014/01
/transistor-efek-medan-fet.html