Anda di halaman 1dari 34

MEMORIAS

PARAMETROS
TIPOS
ASPECTOS DEL HARDWARE
JERARQUIA
MEMORIA VIRTUAL
RENDIMIENTO

UNCa. Arquitectura de computadoras 1


MEMORIAS
Dispositivos de almacenamiento de datos e instrucciones
Un sistema de memoria es el conjunto de memorias, los
algoritmos
y el hardware y software de control
 Una memoria consiste en un conjunto de registros, cada uno de

los cuales puede almacenar varios bits que constituyen un dato


o
instrucción
 Cada registro o ‘palabra’ ocupa una direccion de memoria
Dirección bit3 bit2 bit1 bit0
000 Palabra 0
001 Palabra 1 Estructura lógica de una
010 Palabra 2 memoria formada por cinco
011 Palabra 3 registros de cuatro bits cada
100 Palabra 4 uno
MEMORIAS
PARAMETROS

• Unidad de almacenamiento : BIT


• Capacidad de almacenamiento: Cantidad de BIT que se pueden
almacenar, generalmente se expresa en palabras * bit por palabra. Asi
una memoria de 128 * 4 en una memoria con capacidad de almacenar
512 bits
• Tiempo de acceso es el que se tarda en escribir o leer una memoria
desde el momento que se direcciona
• Tipo de acceso Aleatorio (cuando el tiempo no depende de la posición
del dato), Serie (cuando el tiempo esta relacionado a la posición)
• Tiempo de ciclo Tiempo mínimo entre dos accesos sucesivos a la
memoria
• Medio físico Electrónicas, magnéticas, ópticas
• Estabilidad Permanente o Volátil

UNCa. Arquitectura de computadoras 3


MEMORIAS
DIRECCIONAMIENTO
 Es el proceso por el cual se indica o determina una
posición de la memoria a la que se quiere acceder
N bits por palabra

Decodificador direcciones
0

2m palabras de N bits
Registro de Dirección

Dirección
2m -1

Registro de datos
UNCa. Arquitectura de computadoras 4
MEMORIAS
SEÑALES
• De Direccionamiento
Comúnmente llamado bus de direcciones, a través de el se especifica la
posición de memoria a la que se quiere acceder
• De Datos
Llamado bus de datos, a través de el se lee o escribe un dato en la posición
seleccionada
• De Control
Forma parte del bus de control y están dedicas a indicar a la memoria la
operación que debe hacer
a) lectura/escritura (R/W: read / write), ordena si se va a leer o escribir en la
memoria
b) Habilitación (E: enable), en estado activo la memoria trabaja
normalmente, desactivada las líneas de datos están e el 3er estado
c) Selección de chip (CS: Chip select), su activación permite el
funcionamiento del circuito (chip)

UNCa. Arquitectura de computadoras 5


MEMORIAS
SEÑALES
Ejercicio: conectar los pines de la memoria de la figura, de tal forma
que se pueda escribir un dato en la dirección 6
+V
A0
A1 Decodificador Matriz
A2
direcciones De memoria
8X4
de

+V

R/W

Bus de
Control Registro

datos
CS
E lógico

UNCa. Arquitectura de computadoras 6


MEMORIAS
SEÑALES
Ejercicio: indicar los niveles lógicos presentes en las líneas de dirección,
control y datos para realizar la escritura del dato 1100 en la posición 7

Respuesta:
A0 A2-A1-A0 = 111
A1 Matriz
Decodificador

R/W = 0
A2
direcciones

De memoria E=1
CS = 1
8X4 D3-D2-D1-D0 = 1100
de

R/W

Bus de
Control Registro

datos
CS
E lógico

UNCa. Arquitectura de computadoras 7


MEMORIAS
CLASIFICACION
•Según la forma de acceso:
–Acceso aleatorio
–Acceso serie

•Según la permanencia de la información:


–Permanentes
–Volátiles

UNCa. Arquitectura de computadoras 8


MEMORIAS DE ACCESO
ALEATORIO
MEMORIAS
Memorias De Acceso Aleatorio (RAM)
 De Lectura y escritura: se caracterizan por los
tiempos de lectura y escritura similares, pueden
ser dinámicas o estáticas
 De solo Lectura (ROM) : posen un tiempo de
escritura mucho mayor que el de lectura,
presenta no volatilidad de los datos, pueden ser
ROM, PROM, EPROM, EEPROM y FLASH

UNCa. Arquitectura de computadoras 10


MEMORIAS
RAM

DE LECTURA Y ESCRITURA
DINAMICAS: Sus celdas están formadas
por condensadores cuya carga representa
el bit de información. Necesitan refresco
que compense las perdidas del
condensador
ESTATICAS: Sus celdas consisten en flip-
flop
UNCa. Arquitectura de computadoras 11
MEMORIAS DE ACCESO ALEATORIO
Diagrama en bloques de una RAM Estática
Tamaño de la palabra (en bits)

bn b0

Decodif. De direcciones
Registro de direcciones
BUS DE DIRECCIONES

BUS DE DATOS
Registro de datos
2m Células
De
Almacenamiento

Circuito de Control

BUS DE CONTROL
UNCa. Arquitectura de computadoras 12
MEMORIAS DE ACCESO ALEATORIO
Estructura de las celdas de almacenamiento
Habilitación
Con un “0” se
deshabilita la
entrada y la
R Q salida de datos

Biestable
Entrada Salida de dato
S Q

Con un “1” se habilita la salida Lectura / Escritura


Con un “0” se habilita la entrada
UNCa. Arquitectura de computadoras 13
MEMORIAS DE ACCESO ALEATORIO
Diagrama en bloques de una RAM Dinámica
RAS Capacidad
Registro de parásita de

Decodificador
dirección Matriz un
De fila De transistor
Celdas

de fila
DIRECCIONES

Estructura 3D

HAB.
Control y
amplificación
R/W
Registro de
dirección Decodificador
De columna De columna

CAS
DATOS
UNCa. Arquitectura de computadoras 14
MEMORIAS DE ACCESO ALEATORIO

Para reducir el numero de patitas destinado


al direccionamiento de las celdas se
multiplexa el direccionamiento de las filas y
las columnas. Para indicar cuando se esta
enviando la dirección de la fila o la columna
se utilizan dos señales adicionales

•RAS (row Addres Strobe)


•CAS (column Adres Strobe)
UNCa. Arquitectura de computadoras 15
MEMORIAS DE ACCESO ALEATORIO
Estructura de las celdas de almacenamiento
3D

Selector de columna

Datos seleccionados

Selector Dato
de fila
Capacidad
parásita

R/W

UNCa. Arquitectura de computadoras 16


MEMORIAS DE ACCESO ALEATORIO
Ciclo de lectura de datos
Direcciones

Habilitado “1”

Lectura / Escritura
R / W ( 1/ 0 ) Tiempo de acceso Tacc Tiempo de
permanencia

Bus dato valido


Alta impedancia
De Datos Alta impedancia

Tiempo
Valido

UNCa. Arquitectura de computadoras 17


MEMORIAS DE ACCESO ALEATORIO
Ciclo de escritura de datos

Direcciones

Tiempo de escritura

Habilitado “1”

Lectura / Escritura
R / W ( 1/ 0 )

Bus dato valido


Alta impedancia
De Datos Alta impedancia

Tiempo

UNCa. Arquitectura de computadoras 18


MEMORIAS DE ACCESO ALEATORIO
DDR (Double Data Rate )

DDR SDRAM (Memoria de acceso aleatoria dinámica sincrónica de velocidad doble de datos), que
normalmente se llama 'Memoria DDR'. Considerada una tecnología de evolución, la memoria DDR
está reemplazando rápidamente la tecnología madura PC133/PC100 SDRAM.

¿CÓMO FUNCIONA LA TECNOLOGÍA DDR?


Mientras que la memoria SDRAM soporta una sola operación de memoria (tal como una lectura o
una escritura de memoria) por ciclo de reloj- la memoria DDR soporta dos operaciones de memoria
por ciclo de reloj- y al hacer esto, proporciona el doble de desempeño. Debido a que SDRAM
solamente puede hacer una operación de datos por ciclo de reloj, se clasifica como una tecnología
de una sola velocidad de datos en comparación con las transferencias duales de datos soportadas
por DDR, por lo que recibe el nombre "Velocidad doble de datos" ("Velocidad de datos" se refiere a la
velocidad efectiva de reloj para los datos).
Por ejemplo, la memoria PC133 SDRAM tiene una velocidad de reloj de 133MHz y una velocidad de
datos correspondiente de 133 MHz (133 MHz x 1 operación de datos por ciclo de reloj). DDR de 333
MHz, con un reloj de 166 MHz, tiene una velocidad de datos de 333 MHz (166 MHz x 2 operaciones
de datos por ciclo de reloj).

UNCa. Arquitectura de computadoras 19


MEMORIAS DE ACCESO ALEATORIO
DDR (Double Data Rate )

CONVENCIÓN DE NOMBRES DE DDR


Los nombres de la memoria DDR se desarrollaron en JEDEC, la organización de normas de la
industria de las computadoras, que incluye a más de 300 compañías adicionales que trabajan en
conjunto para desarrollar normas de la industria de las computadoras.
Los chips de memoria se conocen por su velocidad de datos y los módulos DDR se nombran por su
ancho de banda pico, que es la cantidad máxima de datos en megabytes que se pueden transferir en
un segundo.
La industria de las computadoras ha adoptado una convención práctica de referirlos simplemente con
la velocidad de datos como la velocidad de DIMM DDR, por lo que se dice que los DIMMs PC1600
corren a 200 MHz; los DIMMs PC1200 a 266 MHZ; los DIMMs PC2700 a 333 MHz y los DIMMs
PC3200 a 400 MHz (ver la ilustración en la tabla abajo).
Los DIMMs DDR y los SODIMMs tienen las mismas dimensiones físicas que sus contrapartes
SDRAM, pero tienen diferentes huellas. Los DIMMs DDR tienen 184 clavijas comparadas con 168
clavijas para los DIMMs SDRAM. Los SO-DIMMs DDR tienen 200 clavijas en comparación con las
144 clavijas para los SO-DIMMs SDRAM. Los DIMMs DDR y los SODIMMs también tienen una
muesca diferente (llamada "llave") que solamente se van a adaptar a las tarjetas madre y los
sistemas diseñados para DDR. Los módulos DDR no entrarán en sockets PC100 ó PC133 y no son
compatibles a la inversa.

UNCa. Arquitectura de computadoras 20


MEMORIAS DE ACCESO ALEATORIO
DDR (Double Data Rate )

ANCHO DE BANDA DE MEMORIAS DDR


Las siguientes fórmulas ilustran cómo se calcula el ancho de banda pico para los módulos de
memoria DDR.
Ancho de banda pico = (Ancho de bus de memoria) x (velocidad de datos)
Velocidad de datos = (Velocidad de bus de memoria x operaciones / ciclo de reloj)
Ejemplo: Módulo de memoria y ancho de banda pico del sistema
Un DIMM DDR400 tiene un ancho de banda pico de 8 bytes x 400 MHz = 3200 MB/segundo ó 3.2
GB/segundo

CONSIDERACIONES ESPECIALES DE DDR


Un Sistema DDR400 de un solo canal tiene un ancho de banda de memoria pico de 3.2 GB/s, ya que
el módulo de memoria único se lee o se escribe en una operación de memoria.
Un Sistema DDR400 de doble canal con pares correspondientes de módulos DDR400 tendrá el
doble de ancho de banda de memoria pico, ya que cada par de módulos de memoria se leerá o se
escribirá en una operación de memoria, dando como resultado un ancho de banda pico de 6.4 GB/s
(2 x 3.2 GB/s).

UNCa. Arquitectura de computadoras 21


MEMORIAS DE ACCESO ALEATORIO
Diagrama en bloques de una ROM

R R R
DIRECCIONES

Decodificador

CELDA DE
direcciones

ALMACENAMIENTO
De
HABILITACION

Dn BUS DE DATOS D0

UNCa. Arquitectura de computadoras 22


MEMORIAS
ROM
Son memorias de solo lectura del tipo no volátil pues la
falta de alimentación no altera el contenido de las
celdas.
Existe varios tipos
1) ROM: solo el fabricante puede grabar la información
que contienen
2) PROM: pueden ser grabadas por el usuario solo una
vez
3) EPROM: son programables por el usuario y pueden
ser borradas por una exposición a rayos ultravioleta
4) EEPROM: son programables y borrables
eléctricamente por el usuario
UNCa. Arquitectura de computadoras 23
MEMORIAS
ROM

UNCa. Arquitectura de computadoras 24


MEMORIAS DE
ACCESO SERIE
MEMORIAS
Memorias De Acceso Serie
 Registros de desplazamiento: la información se
desplaza una posición en un sentido con cada orden de
lectura o escritura
 Estáticos: Los impulsos de desplazamiento pueden
anularse sin que la información se pierda
 Dinámicos: Los impulsos de desplazamiento no pueden
anularse
 Memorias de pila (LIFO) La primera información que
entra en la ultima que sale
 Memorias de cola (FIFO) La primera información que
entra en la primera que sale

UNCa. Arquitectura de computadoras 26


MEMORIAS DE ACCESO SERIE
Palabra 1 Palabra N

ORGANIZACIÓN
Entrada

Salida
Bit …….Bit Bit ……..Bit Bit ………Bit Bit …….Bit

BIT A BIT
1 n 1 n 1 n 1 n

Orden de Desplazamiento

Palabra N
Palabra 1

POSICION A POSICION
ORGANIZACIÓN
Bit 1 Bit 1 Bit 1
Entrada

Salida
Bit n Bit n

UNCa. Arquitectura de computadoras 27


MEMORIAS DE ACCESO SERIE
 Memoria FIFO
Memoria vacia
I1 I1
Ingreso del primer dato
I2 I2 I1
Ingreso del segundo dato
I2
 Memoria LIFO
Salida del primer dato I1
Memoria vacia
I1
I1
Ingreso del primer dato
I2 I2 I1
Ingreso del segundo dato
I1
I2 Salida del primer dato

UNCa. Arquitectura de computadoras 28


CONEXIÓN
DE MEMORIAS
MEMORIAS
Extensión de la longitud de la palabra
Bus de Datos
M+M+…+M
RAM RAM RAM
NxM M NxM M NxM M M
Direcciones

A D A D A D M Datos

H R/W H R/W H R/W M

Lect/Escrit

Habilit.

UNCa. Arquitectura de computadoras 30


MEMORIAS DE ACCESO ALEATORIO
Extensión del numero de palabras
RAM
Decodificador
NxM
Hab.
A D

H R/W

Bus de Datos
Bus de Direcciones

K RAM
NxM
J
A D
K+J

H R/W

Lect. / Escrit. UNCa. Arquitectura de computadoras 31


MEMORIAS
 Memoria Virtual
VENTAJAS:
Direcciones virtuales Direcciones físicas •Ilusión de tener mas
memoria física
•Relocalizacion de
programas
•Protección
Direcciones en disco

UNCa. Arquitectura de computadoras 32


MEMORIAS
Jerarquía Registros del procesador: forman parte de la CPU
Baja capacidad, alta velocidad
Registros intermedios: constituyen un paso
intermedio entre el procesador y la memoria

Nivel 1 Memoria cache: memorias rápidas de poca


capacidad, pueden existir varios niveles
Nivel 2
Memoria central o principal: En este
SRAM: nivel residen los programas y los datos,
ta  2 – 25 ns gran capacidad y tiempo de acceso
DRAM: relativamente rápido
ta  60 – 120 ns
Memorias de masas o auxiliares:
Disco rígido: residen en dispositivos externos al
ta  10 – 20 millones de ns computador, alta capacidad con un
tiempo de acceso lento
UNCa. Arquitectura de computadoras 33
MEMORIAS
Rendimiento

UNCa. Arquitectura de computadoras 34