Semestre 2010-II
Arotoma Lanazca, Miky Crdenas Flores, Csar Huamn Carbajal, Nadaf Quijada Aldana, Cristian Ramos Guerra, Jhon
FIS Arquitectura de Computadoras
Prsentat ion
SUPERCOMPUTADORAS
Una supercomputad ora es el tipo de computadora ms potente y ms rpido que existe en un momento dado.
SUPERCOMPUTADORAS
Gran tamao Enorme velocidad de procesamiento
SUPERCOMPUTADORAS
SUPERCOMPUTADORAS
Una de las razones del incremento de la velocidad, es que se reduce la distancia entre transistores
En el futuro la construccin de un CPU se llevar a cabo en una escala tan pequea como la atmica.
El tamao del bus de datos determina cuntos bits pueden ser trasmitidos a la vez entre la CPU y otros dispositivos
Problemas
Dos programas pueden ejecutarse simultneamente y, potencialmente, pueden interferirse entre s.
NUMA
SMP
2. Elimina los archivos temporales de Internet 3. Desinstala cualquier aplicacin que no hayas instalado 4. Ejecuta un programa limpiador como el Ccleaner 5. Ejecuta un programa como el Regcleaner 6. Scanea tu disco rgido para verificar la integridad de tus archivos y de la superficie del mismo 7. Desfragmenta peridicamente tu disco 8. Ejecuta un antispyware con igual frecuencia que el antivirus 9. Ejecuta tu antivirus al menos una vez por semana
Michael J. Flynn
Naci el 20 de mayo de 1934 en Nueva York, es un profesor emrito de la Universidad Stanford, con estudios en ingeniera electrnica y ciencias de la computacin. Flynn confund Palyn Associates junto a Max Paley y es el Presidente de Maxeler Technologies. En 1972, propuso la taxonoma de Flynn.
Los flujos de instrucciones y de datos son hasta cierto punto, independientes, por lo que existen cuatro combinaciones:
Clasificacin de las arquitecturas del computador propuesto por Flynn SISD: Flujo nico de instrucciones-flujo nico de datos Esta clasificacin divide a los computadores, atendiendo a su paralelismo explicito en 4 grupos: SIMD: Flujo nico de instrucciones-flujo mltiple de datos MISD: Flujo mltiple de instrucciones-flujo nico de datos MIMD: Flujo mltiple de instrucciones-flujo mltiple de datos
(INSTRUCCION ES Y DATOS)
La memoria principal genera el flujo de instrucciones a la Unida de Control, que tras decodificarlas e interpretarlas, ordena sus ejecucin en la Unidad Operativa compuesta por la ALU, y los registros internos de trabajo. El flujo de datos bidireccional comunica a la memoria principal y a la Unidad Operativa. En el funcionamiento de los computadores SISD solo hay una corriente de instrucciones unidireccional y otra de datos bidireccional.
MEMORIA PRINCIPAL
DATOS
UNIDAD DE CONTROL
DATOS
UNIDAD OPERATIVA X
FLUJO DE INSTRUCCIONES
PROCESADORES SEGMENTADOS
PROCESADOR VECTORIAL
Un procesador vectorial es un diseo de CPU capaz de ejecutar operaciones matemticas sobre mltiples datos de forma simultnea, en contraste con los procesadores escalares.
Los procesadores vectoriales proporcionan operaciones de alto nivel que trabajan sobre vectores.
Una mquina vectorial consta de una unidad escalar segmentada y una unidad vectorial. La unidad vectorial dispone de M registros vectoriales de N elementos y de unidades funcionales vectoriales (de suma/resta, multiplicacin, divisin, de carga/almacenamiento, etc) que trabajan sobre los registros vectoriales, y un
PROCESADOR ARRAY
Son procesadores segmentados de dos dimensiones con varias cadenas de flujo de datos.
MULTIPROCESADO RES
Estos procesadores estn formados por una serie de elementos de proceso de instrucciones, que se conectan con los mdulos de memoria a travs de una red. A este grupo de computadores MIMD pertenecen a los procesadores sistlicos.
procesadores sistlicos.
Son multiprocesadores en los cuales los datos se mueven en modo ordenado partiendo de la memoria a travs de la red de procesadores y volviendo de nuevo a la memoria El sistema tiene un nico reloj que permite sincronizar todo flujo de datos En cada pulso de reloj , cada procesador ejecuta una secuencia de instrucciones pasando el resultado obtenido al siguiente procesador
Tcnicas de segmentacin.
COLA DE PROCESO 6 5 4 3 2 OPERADOR COMPLETO 1
SALIDA RESULTADOS
ENTRADA
UN OPERADOR COMPLETO SOLO ATIENDE UN PROCESO HASTA QUE LO TERMINA . LOS DEMS, ESPERAN SU TURNO UN PROCESO EN CADENA CON 4 ETAPAS PUEDEN ATENDER, SIMULTANEAMENTE, A 4 PROCESOS 6 5 4 3 2 1 SALIDA RESULTADOS