SISTEMAS DIGITALES

COMPARADOR
A veces, es necesario saber si un nmero binario A es mayor, menor o igual que otro nmero B. El sistema para determinarlo se denomina comparador de valor digital o binario. En la figura se muestra al comparador digital formado por puertas AND y NOR, formando la ecuacin de un circuito NOR - Exclusivo. Consideremos, en primer lugar, slo nmeros de un bit. Como ya dijimos en su momento, la puerta NORexclusiva es un detector de igualdad. Efectivamente, recordando la expresin booleana que define esta puerta, tenemos: (Binario - Numrico o Alfanumrico).

COMPARADOR
La condicin de ser A mayor que B viene dada por la ecuacin A*/B=1, ya que si A es mayor que B, entonces A=1 y B=0, siendo el producto anterior 1. Por otra parte, si A es igual o menor que B, dicha expresin ser 0. Anlogamente, la restriccin A menor que B queda determinada por la ecuacin /A*B=1. El circuito que determina el ensimo bit de dos nmeros binarios consta de dos inversores, dos puertas AND y un circuito AOI; este ltimo, tambin se puede disear con una puerta NOR-Exclusiva y dos puertas AND.

DECODIFICADORES
Un decodificador es un circuito lgico que acepta un conjunto de entradas, representa un numero binario y solo se activa la salida que corresponde a ese numero de entrada. (Binario - Numrico o Alfanumrico).

 Si por ejemplo tenemos un decodificador de 2 entradas con 22=4 salidas, en el que las entradas, su funcionamiento sera el que se indica en la siguiente tabla, donde se ha considerado que las salidas se activen con un "uno" lgico:
Tabla de verdad para el decodificador 2 a 4

Entradas
A 0 0 B 0 1 D3 0 0 D2 0 0

Salidas
D1 0 1 D0 1 0

1
1

0
1

0
1

1
0

0
0

0
0

Tabla de verdad para el decodificador 2 a 4

Decodificador BCD a DECIMAL (74LS42)

Decodificador BCD a DECIMAL (74LS42)

Decodificador BINARIO a OCTAL

Decodificador BCD a 7 Segmentos

Este tipo de decodificador acepta cdigo BCD en sus entradas y proporciona salidas capaces de excitar un display de 7 segmentos para indicar un dgito decimal. 74LS47 >>> usa display de nodo comn

74LS48 >>> usa display de ctodo comn

Decodificador BCD a 7 segmentos nodo comn

Decodificador BCD a 7 segmentos nodo comn

Decodificador BCD a 7 segmentos nodo comn

CODIFICADOR
Es un circuito combinatorio que cuenta con un nmero determinado de entradas, de las cuales slo una tiene el estado lgico 1, y se genera un cdigo de varios bits que depende de cul sea la entrada excitada. (Numrico o Alfanumrico Binario).

Diagrama de bloques de un codificador de 10 entradas y 4 salidas

Decodificador OCTAL a BINARIO.

MULTIPLEXOR
Un multiplexor digital o selector de datos (MUX) es un circuito lgico que acepta varias entradas de datos digitales y selecciona una de ellas en cualquier instante para enviarla a la salida. el multiplexor se utiliza como dispositivo que puede recibir varias entradas y transmitirlas por un medio de transmisin compartido. Para ello lo que hace es dividir el medio de transmisin en mltiples canales, para que varios nodos puedan comunicarse al mismo tiempo. El enrutamiento de la entrada de datos deseada hacia la salida se controla mediante entradas del SELECT (a las cuales a menudo se les llama entradas de DIRECCION.

El multiplexor acta como un interruptor de posiciones mltiples controlado digitalmente, donde el cdigo digital aplicado a las entradas del SELECT controla que entradas de datos se cambiaran a la salida.

 Dicho de otra manera, un multiplexor selecciona 1 de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. A esto se le conoce como: MULTIPLEXAJE

MULTIPLEXOR BASICO DE DOS ENTRADAS

Este multiplexor es uno de los mas bsicos, ya que cuenta con dos entradas de datos I0 e I1 y una entrada SELECT , S. El nivel lgico aplicado a la entrada S determina que compuerta AND se habilita, de modo que su entrada de datos pase por la compuerta OR hacia la salida Z.

 Por lo que la ecuacin Booleana para la salida es: Z = I0 (-S) + I1S

Con S = 0, esta expresin se convierte en:

Z = I0 (1) + I1(0) = I0

Compuerta dos habilitada

Con S = 1, la expresin se convierte en: Z = I0 (0) + I1 (1) = I1 Compuerta 1 habilitada

MULTIPLEXOR DE CUATRO ENTRADAS

En este caso hay cuatro entradas que se transmiten selectivamente a la salida, de acuerdo a las cuatro combinaciones posibles de las entradas de SELECT S1 S0.

S1

S0

SALIDA

0
0 1 1

0
1 0 1

Z = I0
Z = I1 Z = I2 Z = I3

MULTIPLEXOR DE OCHO ENTRADAS

Este multiplexor, con serie (74LS151), tiene una entrada de ENABLE (-E) y proporciona las salidas normal e invertida. Cuando (-E) = 0, las entradas de SELECT S2, S1, S0 escogern una entrada de datos (de I0 a I7) para el paso hacia la salida Z.

 NOTA: Cuando el ENABLE sea = 1 el multiplexor esta deshabilitado de manera que Z = 0 sin importar el cdigo de SELECT de entrada.

SIMBOLOGIA DEL MULTIPLEXOR DE 8 ENTRADAS

DEMULTIPLEXORES
Un demultiplexor (DEMUX) o distribuidor de datos realiza la operacin inversa a un multiplexor. Toma una sola entrada y la distribuye sobre varias salidas . El demultiplexor es un circuito destinado a transmitir una seal binaria a una determinada lnea, elegida mediante un seleccionador, de entre las diversas lneas existentes. El cdigo de entrada de SELECT determina a que salida se transmitir la entrada de DATOS. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye de manera selectiva a 1 de N de canales de salida, igual que un interruptor de posiciones mltiples.

DEMULTIPLEXOR DE 1 LINEA A 2 SALIDAS

Este demultiplexor es muy bsico ya que solo cuenta con una entrada y dos salidas. En este caso la nica entrada de SELECT cuando el pulso se encuentre en un nivel alto (1) se activara la primer compuerta AND, mas sin en cambio cuando la entrada se encuentre en un nivel bajo (0) la segunda compuerta AND se activara, permitiendo el paso de la misma.

DEMULTIPLEXOR DE 1 LINEA A CUATRO SALIDAS

DEMULTIPLEXOR DE UNA LINEA A 8 SALIDAS

DEMULTIPLEXOR (74HC138)