Daniel, lida e Felipe.

Permitem modelar o comportamento do circuito, mas no completa. Para uma implementao prtica, necessrio utilizar nveis de voltagens diferentes e devem ser considerados os atrasos dos componentes do Circuito. Assim, a lgica booleana uma aproximao do que ocorre nos circuitos digitais; sua deficincia mais importante a incapacidade de tratar os atrasos de propagao do sinal pelo circuito.

Para construir um circuito digital, o primeiro passo definir um parmetro eltrico que sirva para representar os estados lgicos 0 e 1. Circuitos digitais utilizam dois nveis de tenso para representar os estados 0 e 1. Assim, circuitos eletrnicos necessitam de uma fonte de potncia para poderem operar. Em circuitos digitais, a fonte de potncia modelada como uma fonte de tenso, que equivalente a uma bateria com valor de voltagem Vdd. Valores comuns de Vdd so 5V e 3,3V, mas alguns circuitos so projetados para trabalhar com valores ainda menores.

Representados atravs de diagramas esquemticos, de forma que existem smbolos grficos para representar cada componente eletrnico e as ligaes entre os componentes. Como todos os circuitos utilizam uma fonte de potncia, opta-se por uma representao simplificada:

Se uma fonte de potncia com uma tenso de Vdd aplicada a um circuito, ento os nveis possveis de tenso dentro do circuito esto na faixa entre [0,Vdd]. Portanto, a definio natural : 0 lgico: 0V; 1 lgico: Vdd. Por exemplo, com uma fonte de potncia de 5 V: 0 lgico: 0V; 1 lgico: 5V. Na prtica, no necessrio definir valores precisos para os nveis. Pode-se representar 0s e 1s em faixas de valores a conveno que valores maiores de tenso produzem o valor 1 lgico (lgica positiva).

Sistemas digitais contemporneos so implementados usando dispositivos chamados de circuitos integrados (CIs). Externamente, composto por um invlucro plstico ou cermico com peas de metal (pinos), que so responsveis pelas conexes eltricas. Dual inline package: (DIP).

A integrao de um circuito mede o nmero de portas lgicas implementadas em um CI. SSI (Small scale integration): tm um nmero reduzido de portas, que servem para a prototipao rpida de circuitos digitais ou para glue logic. MSI (Medium scale integration): descrevem blocos digitais mais complexos, como somadores; algumas centenas de portas lgicas. LSI (Large scale integration): at 100 mil portas; exemplos so calculadoras e pequenos processadores. VLSI (Very large scale integration): milhes de transistores; microprocessadores modernos de 16 a 32 bits. ULSI (Ultra large scale integration): bilhes de transistores!

Eletricamente, portas lgicas tm terminais de energia que no so normalmente mostrados. Portas lgicas so compostas de dispositivos eletrnicos chamados de transistores, que tem uma propriedade fundamental que os permite controlar um sinal eltrico forte a partir de um sinal fraco.

Quando no existe uma voltagem positiva na base, a corrente no fluir de Vcc para GND. Dessa forma, para um inversor, um 0 lgico na base ir produzir um 1 lgico no terminal no coletor. Se uma voltagem positiva for aplicada em Vin, ento a corrente fluir de Vcc para GND, o que impedir que Vout produza um sinal suficiente para a sada do inversor ser igual ao 1 lgico. O relacionamento de entrada e sada do transistor segue uma curva no linear.

Desde que sempre haver uma corrente fluindo em Vout mesmo quando temos um 0 lgico, necessrio a utilizao de margens de segurana. Faixas de segurana variam entre as tecnologias.

Portas podem ser implementadas utilizando a propriedade de chaveamento do transistor.

Porta ideal

Situao real e tempo de chaveamento de sada

Tlh: tempo de subida. Thl: tempo de descida. Por conveno, os intervalos de tempo no so medidos entre 0 e Vdd, mas representam a transio necessria entre 10 e 90% dos nveis de tenso. O valor mnimo absoluto de tempo para um porta alternar o valor de sada. Tmin = Tlh+ thl. Frequncia mxima de chaveamento (Hz). Fmax = 1 / (Tmin). Circuitos atuais operam na faixa de nanossegundos.

Exemplo: Considere um inversor calculado para ter Tlh=7,2ns e Thl=3,9ns. A mxima frequncia do sinal dada por:

Fmax = 1 / ((7,2 x 10^-9) + (3,9 x 10^-9)).

Fmax = 90,09 MHz.

Apesar da borda de descida e de subida de uma forma de onda de sada de uma porta lgica ser caracterizada pelo intervalo de tempo de Tlh e Thl, estas medidas so incmodas de realizar em toda porta lgica. Um atraso nico que corresponde a mdia dos tempos de chaveamento.

O atraso lgico da propagao (tp) de entrada definido com a utilizao de dois intervalos bsicos:

Tp = ( pHL + pLH).
Ou ainda: tp = max(PHL, PLH).

Se considerarmos que a quantidade de gua num balde corresponde ao seu valor de tenso, ou seja 0 = pouca gua no balde e 1 = muita gua, ento considerando o primeiro caso, verifica-se que uma s torneira, escoando uma taxa de gua fixa, poder apenas encher um nmero limitado de baldes e por isso quantos mais baldes, pior ser o seu desempenho. Verifica-se ainda que se a torneira escoar uma quantidade fixa por segundo, ento quantos mais baldes, mais tempo (maior atraso) demorar a encher esses mesmos baldes. A este fenmeno chama-se de fan-out. No segundo caso, temos a situao para a qual queramos ter a quantidade mnima de gua nos baldes, se as torneiras precedentes escoarem em paralelo, ento quantas mais torneiras, mais gua ir existir no balde at se poder atingir a situao de balde cheio. A este fenmeno chama-se de fan-in, que o nmero mximo de torneiras que podem escoar gua do balde, mantendo o balde o mais vazio possvel de modo a no atingir o valor de comutao (valor de limiar de ativao do transistor).

O tempo de chaveamento de uma porta lgica depende do nmero de portas alimentadas pela sada. O Fan-out de uma porta o nmero de portas que pode ser alimentado na sada e depende de como a porta utilizada na sequncia lgica. Tambm denominado de fator de acionamento de carga, o FAN-OUT o nmero mximo de entradas lgicas que uma sada pode acionar com segurana. Se o valor estabelecido pelo FAN-OUT for excedido, a tenso de nvel lgico de sada no poder ser mais garantida. O fan-out ocorre devido ao consumo de energia das portas ligadas na sada.

Fan-out causa atraso de proporcionalmente ao nmero conectadas.

propagao de portas

Fan-out Traada em funo do fan-out, a linha pontilhada mostra que o atraso de propagao aumenta linearmente com o nmero de fan-out (N). Isto significa que projetos que utilizam grandes fan-outs apresentam atrasos maiores

Extenso para outras portas lgicas Toda porta digital caracterizada por um conjunto de atrasos de tempo intrnsecos O atraso depende (1) da porta e (2) da carga que ela alimenta Quando projeta-se circuitos lgicos na prtica, devemos considerar tanto a formao da lgica quanto o comportamento temporal do hardware

O atraso de propagao de cada porta contribui para o atraso de um sinal lgico atravs de uma cascata de portas Td = td1 + td2 + td3 + td4. As primeiras trs portas tm fan-out de 1: Tdn = tp0,NOT + TpL, NOT (n=1,2,3). Td4 = Tp0,NOT + TL (TL o atraso devido carga em B). Td = 4.tp0,NOT + 3.tpL,NOT + tL.

Td1 = tp0,NOT + 3.tpL,NOT Td3 = tp0,NOT + 2.tpL,NOT Td = 4.tp0,NOT + 6.tpL,NOT + TL

Cada tipo de porta necessita de um tempo para ser ativada, e assim, a contribuio no atraso de propagao diferente para cada tipo de porta.

Obtem-se o atraso total pelo somatrio dos atrasos parciais: Output Td = (tp0,NOT + TpL,NOR) + (tp0,NOR + tpL,NOT) + (tp0,NOT + tL). Out1 Td,Out1 = td1 + td3. (Tp0,NAND + TpL,NOR + tpL,NOT) + (tp0,NOT + TL) Out2 Td,Out1 = td1 + td2. (Tp0,NAND + TpL,NOR + tpL,NOT) + (tp0,NOR + TL).

Sistemas digitais so construdos a partir de portas lgicas. At 1955 utilizavam-se diodos, vlvulas e resistores para construo de circuitos digitais, que fisicamente grandes ,consumirem muita potncia e serem caros. Com a inveno do transistor e sua disponibilizao comercial tal situao modificou-se. Portas lgicas montadas com transistores e resistores caracterizamse por serem relativamente compactas, consumirem pouca potncia e terem baixo custo. A partir de 1965 diversos transistores, diodos e at resistores passaram a ser integrados numa nica pastilha de silcio, denominada Circuito Integrado (CI). A consequncia direta desta evoluo foi a reduo das dimenses, consumo e custo das portas lgicas. O microprocessador Pentium 4 da Intel tem 42 milhes de transistores, usando uma arquitetura de fabricao de 130 nanmetros: cada transistor fica distanciado dos outros por 130 milionsimos de um milmetro.

Portas lgicas implementadas com a mesma tecnologia so pertencentes a mesma famlia. CMOS (semicondutor complementar de metal-xido). Transistores de efeito de campo, altssimo fan-out (centenas). Fonte de alimentao: Vdd = 5V, podem operar de 5 a 15V, ou em faixas menores (3,3 V). Nveis lgicos entre [0, Vdd]. Atraso de propagao da ordem de 0,1 nanossegundo. TTL (Lgica transistor-transistor). Glue-logic. Fonte de alimentao de Vdd=5V. Transistores bipolares, grandes, aquecem com mais facilidade, rpidos. Nveis lgicos entre [0,3; 3,6]. Atraso de 9 ns. ECL (lgica de acoplamento de emissor). Rpida, geram muito calor, consomem bastante potncia, fan-out de 25. Fonte de alimentao entre 0 e -5,2 V (lgica negativa). Nveis lgicos com diferenas de 0,2 V (tempo de chaveamento rpido). Atraso de propagao de 50 picossengundos.