PENDAHULUAN
2.
3.
4.
5.
Sistem Bilangan
a. Macam - macam system bilangan.
b. Konversi system bilangan.
c. Operasi system bilangan biner.
2.
3.
Gerbang Dasar
a. Macam-macam gerbang dasar
b. Merangkai aneka gerbang dasar dan Diode dan Transistor.
4.
Aijabar Boolean
a. Hukum hokum Boolean
b. Teori De Morgan
c. Penyederhanaan persamaan
d. logika dengan aljabar Boolean
e. dan teori de morgan
f. Karnaugh map dan penggunaannya
5.
c. NOR RS Flip-flop
d. DFlip Flop.
e. JK Flip-flop.
BAB II
SISTEM BILANGAN
= 72
sisa
1 (LSB)
72 : 2 = 36
sisa
36 : 2 = 18
sisa
18 : 2 = 9
sisa
9:2
=4
sisa
4:2
=2
sisa
2:2
=1
sisa
1:2
=0
sisa
1 (MSB)
sisa
1 (LSB)
13 : 2 = 6
sisa
6:2
sisa
=3
3:2
=1
sisa
1:2
=0
sisa
1 (MSB)
__________________________
untuk nilai di belakang koma :
0,1875 * 2
0,375 * 2
= 0,75 ambil 0
0,75 * 2
= 1,5
ambil 1
0,5 * 2
= 1,0
ambil 1 (LSB)
= 18
sisa
18 : 8 = 2
sisa
2:8
sisa
2 (MSB)
=0
1 (LSB)
1 (LSB)
9 : 16
9 (MSB)
=0
sisa
10110101
= 128 + 0 + 32 + 16 + 0 + 4 + 0 + 1
= 181 (dec)
Maka diperoleh 10110101 (bin) = 181 (dec)
5. Binary to Octa :
contoh:
10110101 (bin) = (oct)
10110101
= 1011 | 0101
= B5 (hex)
contoh :
107 (oct) = (bin)
107 = 001 | 000 | 111
= 1000111 (bin)
Maka diperoleh 107 (oct) = 1000111 (bin)
9. Octa to Hexa :
contoh:
107 (oct) = (hex)
107 = (lihat hasil konversi ke binner)
= 1000111
= 0100 | 0111
= 47 (hex)
Maka diperoleh 107 (oct) = 47 (hex)
10. Hexa to Decimal :
contoh:
1AD (hex) = (dec)
1AD = 1.162 + 10.161 + 13.160
= 1.256 + 10.16 + 13.1
= 256 + 160 + 13
= 429 (dec)
Maka diperoleh 1AD (hex) = 429 (dec)
11. Hexa to Binner :
contoh :
1AD (hex) = (bin)
1AD = 0001 | 1010 | 1101
8
= 110101101 (bin)
Maka diperoleh 1AD (hex) = 110101101 (bin)
12. Hexa to Octa :
1AD (hex) = (oct)
1AD = (lihat hasil konversi ke binner)
= 110101101
= 110 | 101 | 101
= 655 (oct)
Maka diperoleh 1AD (hex) = 655 (oct)
Bila hasil penjumlahan melebihi nilai tertinggi maka kita masukkan sisa
penjumlahan ke depannya.
Contoh:
a. sistem bil biner.
0110
0101 +
1011
b. Sistem bilangan oktal
1345
4531 +
6076
c. Sistem bilangan desimal
1679
5673 +
7352
2. Operasi Pengurangan
Dalam operasi pengurangan akan kita kenal bilangan komplemen.
Bilangan komplemen diperlukan untuk membantu sistem pengurangan
agar
lebih
memudahkan
kita
mengurangkan
dengan
cara
10010110
00110010
11001101
________-
________+
(1)
01100011
1
________+
01100100
Contoh 2 :
10010110
10010110
11010010
00101101
________-
________+
2043
0546
9453
____-
____+
1497
Carry 1 1496
1
____+
hasil akhir 1497
12
Contoh 2:
1040
1040
8760
1239
____- 7720
____+
No Carry 2279
hasil akhir - 7720
Komplement-2 :
Merupakan komplement-1 + 1
Contoh :
10010110
00110010
11001110
________-
________+
carry 1 01100100
hasil akhir 01100100 (carry diabaikan)
13
Contoh 2 :
10010110
10010110
11010010
00101110
________-
________+
2044
0546
9454
____-
____+
1498
Carry 1 1498
hasil akhir 1498 (carry diabaikan)
Contoh 2:
1040
8761
____- 7720
1040
1240
____+
No Carry 2280
hasil akhir - 7720 (komplemen-2 dari 2280)
14
BAB III
SISTEM SANDI
15
BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0001 0110
0000,0010 0101
BINNER
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
10000
0.01
Contoh 2:
10100101 (bin) = (1) (1+0) (0+1) (1+0) (0+0) (0+1) (1+0) (0+1)
= 11110111 (gray)
atau
10100101 (bin) = 1_+_0_+_1_+_0_+_0_+_1_+_0_+_1
16
= 1 1
1 (gray)
= 11110111 (gray)
Tabel Conversi Binner to Gray Code
DECIMAL
0
1
2
3
4
5
6
7
8
9
25
76
BINNER
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
11001
1001100
GRAY CODE
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
10101
1101010
1
17
= 1
1 (bin)
= 10100101 (bin)
Tabel Conversi Gray Code to Binner
GRAY CODE
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
BINER
0000
0001
0011
0010
0111
0110
0100
0101
1111
1110
1100
1101
DECIMAL
0
1
3
2
7
6
4
5
15
14
12
13
BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
EXCESS-3
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
18
10
14
0001 0000
0001 0100
0100 0011
0100 0111
19
Dari System Bilangan dan Conversi yang telah dipelajari, maka dapat
dibuat rangkuman sebagai berikut :
OPERATION
Decimal
Octal
Heksa
Binary
Gray Code
BCD
Excess-3
ASCII
CONVERTION
347
533
15B
101011011
111110110
0011 0100 0111
0110 0111 1010
0110011 0110100 0110111
20
BAB IV
GERBANG DASAR
2. Sinyal digital
sinyal yang terbentuk dengan suatu perbedaan waktu yang kritis.
Logic Level.
Adalah nilai tegangan yang ditandai dengan binary 0 dan 1 yang
beroperasi pada rangkaian digital. Level (1) atau logic 1 adalah suatu level
sinyal digital yang mempunyai nilai maximal dari referensi. Level (0) atau logic
0 adalah suatu level sinyal digital yang mempunyai nilai minimal dari
referensi.
21
Dalam dunia digital dikenal dua macam level logic yaitu positif logic
dan negatif logic. Positif logic apabila logic 1 bernilai positif atau maksimum,
sedangkan negatif logic apabila logic 1 bernilai minimum. Untuk lebih jelasnya
bisa dilihat pada gambar dibawah.
22
Gambar diatas adalah gambar rangkaian elektrik dari pinsip AND gate
dimana lampu akan nyala jika dan hanya jika switch 1 dan 2 on atau sama
dengan 1
Truth Table :
A
0
0
1
1
B
0
1
0
1
Y
0
0
0
1
23
Tabel Kebenarannya bisa dilihat pada table dibawah dimana output akan
0 jika A dan B sama dengan 0.
Truth Table :
A
0
0
1
1
B
0
1
0
1
Y
0
1
1
1
Gambar symbol gerbang OR
3. NOT GATE
Gerbang NOT atau gerbang Inversi adalah gerbang pembalik yang akan
membalikkan semua logic input. Jika semula input berlogic 1 maka output dari
gerbang Not akan berlogic 0 demikian pula sebaliknya.
Gambar rangkaian listriknya dapat anda lihat pada gambar di bawah.
Sebuah rangkaian transistor
switching dapat berlaku sebagai gerbang NOT. Dapat kita lihat disini, jika A
diberi tegangan positip atau logic 1 maka transistor akan konduct. Apabila
transistor conduct maka output titik Y akan close to ground sehingga output Y
akan sama dengan 0 volt atau berlogic 0.
Dalam praktek digital ketiga gerbang dasar diatas sudah dikemas dalam
bentuk chip IC sehingga memudahkan kita untuk menggunakannya. IC
tersebut ada yang masuk kategori IC TTL dan CMOS dengan sifat yang
berbeda.
24
Truth Table :
A
0
1
Y
1
0
Gambar symbol gerbang NOT
25
BAB V
ALJABAR BOOLEAN
A. Hukum Hukum Boolean
Hukum hukum Boolean dapat diringkas sebagai berikut :
1. A.(1) = A
2. A.(0) = 0
3. B+1 = 1
4. B+0 = B
5. A.A = A
6. B+B = B
7. A.A = 0
8. B+B = 1
9. A = A
10. A.B = B.A
11. A+B = B+A
12. (A.B)C = A(B.C) = A.B.C
13. A+(B+C) = (A+B)+C = A+B+C
14. AB+AC = A(B+C)
15. (A+B) (A+C) = A+BC
16. A(A+B) = A
17. A+AB = A
18. A(A+B) = AB
19. A+AB = A+B
26
B. Teori De Morgan
Teori de morgan dapat dituliskan sebagai berikut:
Teori pertama:
A+ B = A . B
Teori kedua
A. B = A+ B
27
Sum of product atau Minterm atau jumlah dari kali adalah persamaan
logika yang menjumlahkan ( OR ) kondisi 1 dari setiap hasil kali ( AND).
Contoh:
Masukan
A
B
0
0
Keluaran
Y
0
1
1
1
Dari table kebenaran diatas dapat disusun persamaan logika minterm
sebagai berikut;
A. B + A. B + A. B = Y
Keluaran
Y
0
1
1
1
Dari table kebenaran diatas dapat disusun persamaan logika maxterm
sebagai berikut;
A+ B . A+ B . A+ B = Y
28
variable
yang
muncul
bersama
dengan
30
BAB VI
FLIP FLOP
RS- Flip-flop
D- Flip-flop
T Flip-flop
JK-Flip-flop
31
adalah high dan kondisi R low. Ada keadaan yang tidak diperkenankan yaitu
semua input low, karena hal ini akan menyebabkan output menggantung atau
limbo/ bingung. Untuk lebih jelasnya bisa dilihat pada tabel dibawah.
S
0
input
R
0
Q
1
output
Q
1
state
Set
Reset
No change
Analisa :
Output akan Set pada saat input S diberi Logika 0 ( Low ), dan
Output akan Reset pada saat input R diberi Logika 1 ( High ).
Keterangan:
B. NOR RS Flip-Flop
RS NOR flip-flop mempunyai kondisi aktif high dimana output akan
set apabila input S high dan input R low. Sebaliknya ia akan reset apabila
input S low dan input R high. RS NOR Flip-flop mempunyai komdisi
ambiguous atau limbo atau tidak diijinkan ketika kedua inputnya high.
Apabila kedua inputnya low maka kondisi output tidak berubah,
dimana kondisi output dipertahankan pada kondisi terakhir. Sifat inilah yang
menjadi basic memory,
33
input
S
R
0
0
Output
Q
Q
X
X
state
Reset
Set
Not allowed
No change
Dari truth table diatas terlihat bahwa untuk NOR RS flip-flop berlaku
sifat input aktif high.
Gambar dibawah adalah timing diagram dari NOR RS flip-flop.
Keterangan:
34
Diagram Q
diagram set
Diagram Q
diagram reset
Penjelasan Circuit:
36
Berdasarkan Timing Diagram yang dihasilkan, maka prinsip kerja sebuah RSFF with CLK dapat dijelaskan sebagai berikut :
Saat i/p S pada HI dan R pada LOW, maka o/p Q akan HI. Kondisi ini
dinamakan SET.
Pada saat i/p S dan R pada kondisi LOW, maka maka o/p Q tidak akan
berubah, atau akan tetap mempertahankan state sebelumnya. Pada
kondisi ini biasa disebut NO CHANGE.
Saat i/p S pada LOW dan R pada HI, maka o/p Q akan LOW. Kondisi
ini dinamakan RESET.
Pada saat i/p S dan R pada kondisi HI, maka maka state o/p Q dan Q
akan sama, yaitu HI. Pada kondisi ini tidak diperkenankan sehingga
biasa disebut kondisi AMBIGOUS.
Perubahan state o/p hanya akan terjadi apabila terjadi perubahan state
pada CLK dari LOW ke HI (LEADING EDGE).
Walaupun telah terjadi perubahan state pada i/p RS, namun jika pada
i/p CLK belum terjadi perubahan state dari LOW ke HI, maka o/p tidak
berubah.
C. D- Flip-Flop
D-Flip-flop
adalah
flip-flop
yang
mempunyai
sifat
akan
37
Output
Q
Q
X
X
38
inverter
dan
ditambahkan
sebuah
input
clock
untuk
Data input
After Clock
Q
0
Q
1
D
0
Q
0
Q
1
Jika data sudah HI, namun belum menerina CLK, mk o/p tetap
LOW
O/p akan HI jika data pada kondisi HI & FF menerima i/p CLK
O/p akan LOW jika data pada kondisi LOW & FF menerima i/p
CLK
39
timing diagram:
keterangan :
diagram data
merah
biru
diagram clock
hitam
diagram Q
ungu
diagram Q
hijau
40
D. T- Flip-flop
T-Flip-flop atau togle flip flop adalah flip-flop yang mempunyai sifat
setiap ada perubahan data input maka kondisi output akan selalu berubah,
tidak perduli kondisi output sebelumnya. Sifat ini mirip dengan sifat sebuah
saklar togle, sehingga disebut Togel flip-flop. Flip-flop dengan sifat ini sering
dimanfaatkan sebagai saklar toglel elektronik.
T-flip-flop dibentuk dari sebuah D Flip-flop dengan clock yang
dihubungkan ouput Q dengan input D sehingga tinggal input clock yang kita
pakai sebagai input T.
Gambar
diatas
adalah
gambar
flip-flop.
Kita
tinggal
Togel
output
Q
0
Q
1
D
0
Q
0
Q
1
1
0
1
0
1
Pada cct gate di atas, terbentuk sebuah T-Type FF.
41
O/p akan LOW jika togel data pada kondisi HI & output pada
kondisi HI
E. JK- Flip-Flop
Teori JK Flip-Flop
Dengan menggunakan pulsa Clock untuk mengontrol perubahan state Flip
flop. Ini akan mencegah "race condition" yang terjadi pada RS flip-flop.
Rangkaian diatas ditrigger oleh negative (falling) edge Clock pulse.
42
Preset Clear
Clock
Kondisi
Unstable
No Change
0
Change to
Opposite
F. Multivibrator
Keterangan kaki :
1. Ground
5. Tegangan Control
2. Pemicu
6. Ambang / Threshold
3. Keluaran
7. Pelepasan
4. Reset
8. Vcc
Rumus T (waktu) :
T ~ 1,1 x Ra x C
Gambar Rangkaian Astable Multivibrator menggunakan IC TIMER
555
44
45