A.

Kompetensi
Setelah selesai pembelajaran mahasiswa mampu merancang pencacah
asingkron

B. Sub Kompetensi

Setelah selesai pembelajaran mahasiswa mampu :

1. Mendifinisikan pencacah asingkron
2. Mengaplikasikan tabel implikasi
3. Melaksanakan prosedur perancangan
4. Mensimulasikan hasil rancangan
5. Melakukan evaluasi hasil rancangan
C. Dasar Teori

1. Tabel eksitasi JK FF, SR FF, T FF, dan DFF

Tabel EKSITASI
Awal Berikut JK FF SR FF T FF DFF
Q Q+ J K S R T D
0 0 0 X 0 X 0 0
0 1 1 X 1 0 1 1
1 0 X 1 0 1 1 0
1 1 X 0 X 0 0 1

2. Tabel karakteristik FF bisa dilihat di buku teks atau diinternet

3. Pencacah asinkron adalah pencacah yang pemasangan setiap clocknya

dihubungkan secara kaskade/pulsa clock awal tidak disatukan dengan
yang lain.(asingkron)
4. Perancangan pencacah dapat di tentukan dari posisi clocknya,
modulonya, jenis kode cacahannya, dan jenis flip-flop penyusunnya.
5. Untuk merancang pencacah asingkron perlu ditempuh langkah-langkah
۩ Menentukan jumlah FF (n) dengan formula 2n-1 < modulo ≤ 2n
۩ Menentukan lay-out posisi FF dan menyusun semua clocknya
berdasarkan clock efektif terjadinya perubahan.
 ۩ Membuat tabel transisi sesuai dengan kode bilangan dan jumlah FF
dengan memperhatikan clock efektif.
۩ Menentukan formula masukkan masing masing flip-flop dengan
menggunakan metode minimalisasi (peta Karnaugh, Aljabar Boole
atau Quine Mc. Cluskey)
۩ Mengimplementasikan formula masukan kedalam rangkaian lay-out
dalam bentuk simbol

D. Alat/Instrumen

Logik analiser Catu Daya DC 5V

Lampu Indikator CRO
Decoded 7 segment IC Flip-Flop
IC AND Pembangkit pulsa

E. Keselamatan Kerja

Perhatikan polaritas tegangan, aktif low/ aktif highnya

Batas kerja tegangan/arus indikator

F. Langkah Kerja

1. Membuat analisis kebutuhan dari sebuah pencacah asingkron dengan

kode biner/ gray * modulo 10/ 9/ 7* menggunakan JK/ SR/ T/ D * flip-
flop. (*pilih salah satu)
a. Menentukan jumlah FF (n) dengan formula :
2n-1 < modulo ≤ 2n = 24-1 < 10 ≤ 24 jadi n sama dengan 4 buah.
b. Menentukan lay-out posisi FF dan menyatukan semua kloknya.
 Gambar 1. Lay-out Design untuk Modulo 10
c. Membuat tabel transisi sesuai dengan kode bilangan dan jumlah FF nya.
B3 B2 B1 B0 J3 K3 J2 K2 J1 K1 J0 K0
0 0 0 0 x x x x x x 1 x
0 0 0 1 0 x x x 1 x x 1
0 0 1 0 x x x x x x 1 x
0 0 1 1 0 x 1 x x 1 x 1
0 1 0 0 x x x x x x 1 x
0 1 0 1 0 x x x 1 x x 1
0 1 1 0 x x x x x x 1 x
0 1 1 1 1 x x 1 x 1 x 1
1 0 0 0 x x x x x x 1 x
1 0 0 1 x 1 x x 0 x x 1
0 0 0 0

d. Menentukan formula masukkan masing masing flip-flop dengan

menggunakan metode minimalisasi Peta Karnaugh.

B1 BO B1 BO
00 01 11 10 00 01 11 10
00 x 0 0 x 00 x x x x
01 x 0 1 x 01 x x x x
11 d d d d 11 d d d d
10 x x d d 10 x 1 d d
J3 = B2 . B1 K3 = 1
 B1 BO
00 01 11 10
00 x x 1 x
01 x x x x
11 d d d d
10 x x d d B1 BO
00 01 11 10
00 x x 1 x
01 x x 1 x
11 d d d d
10 x x d d
J2 = 1 K1 = 1
B1 BO
00 01 11 10
00 x x x x
01 x x 1 x
11 d d d d
10 x x d d B1 BO
00 01 11 10
K2 = 1 00 1 x x 1
B1 BO
00 01 11 10 01 1 x x 1
00 x 1 x x 11 d d d d
01 x 1 x x 10 1 x d d
11 d d d d J0 = 1
10 x 0 d d

B1 BO
00 01 11 10
00 x 1 1 x
01 x 1 1 x
11 d d d d
J1 = (B3) 10 x 1 d d

K0 = 1

e. Mengimplementasikan formula masukan kedalam rangkaian lay-out

berbentuk simbol.
 Gambar 2. Implementasi Simbul Rangkaian Modulo 10

Gambar 3. Bentuk Gelombang Dari Logic Analyzer Rangkaian Modulo 10

f. Mengimplementasikan formula masukan kedalam rangkaian IC.

 Gambar 4. Rangkaian Menggunakan IC Modulo 10
G. Analisis Data
1. Dari Peta Karnaugh didapat formula masukan untuk masing-masing flip-
flop yaitu :
J3 = B2 . B1
K3 = 1
J2 = 1
K2 = 1
J1 = B3’
K1 = K1
J0 = 1
K0 = 1
2. Pada Gambar 2. Implementasi Simbul Rangkaian Modulo 10 dapat dilihat
bahwa rangkaian asingkron ini tidak serumit rangkaian dengan
menggunakan pecahan singkron karena pada peta karnaugh sendiri
formula yang dihasilkan pada masing-masing flip-flop sudah sanggat
ringkas.
3. Gambar 3. Bentuk Gelombang Dari Logic Analyzer Rangkaian Modulo 10
menunjukkan bahwa pulsa keluaran sudah sesuai dengan apa yang
dirancang sebelumnya. Terbukti dengan gelombang pada saat B0 = 1 dan
B3 = 1 maka untuk selanjutnya akan berlogika low semua, itu berarti pada
saat counter mencacah angka 9 maka yang berikutnya akan mencacah
angka 0 dst (modulo 10).
 4. Dalam prakteknya implementasi rangkaian modulo 10 ini hasil dari
gelombang logic analyzer sama dengan yang menggunakan IC.
H. Bahan Diskusi
1. Modifikasi rangkaian yang anda buat menjadi pencacah yang menghitung
mundur.
 Dalam implementasi rangkaian penghitung mundur dengan pencacah
asingkron ini sulit dilakukan untuk modulo-modulo tertentu termasuk modulo
10. Maka dirancanglah rangkaian pencacah asingkron penghitung mundur
dengan modulo 16 yang dalam rancangannya relatif lebih mudah yakni
dengan memberi masing-masing input dengan Q’.

Gambar 5. Rangkaian Penghitung Mundur Modulo 16

 Gambar 6. Logic Analyzer Rangkaian Penghitung Mundur Modulo 16
 Dari gambar logic analyzer diatas maka dipastikan rangkaian penghitung
mundur ini sesuai rancangan awal yakni saat B0 sampai B3 dalam keadaan
high selanjutnya pencacah melanjutkan B0 low sedangkan B1,B2,B3 high itu
berarti ketika hitungan sampai pada F maka hitungan berikutnya adalah E.

2. Bagaimana agar pencacah tersebut dapat berhenti pada hitungan tertentu yang
lebih kecil dari modulonya.
 Untuk dapat membuat pencacah berhenti pada hitungan tertentu cukup
dengan memberikan tambahan dua gerbang yakni nand dan and.
 Agar rangkaian pencacah dapat berhenti pada hitungan tertentu sesuai dengan
yang diharapkan maka masukan dari gerbang nand dihubungkan dengan
logika hitungan yang akan dihentikan, dan output dari gerbang and
dihubungkan dengan clock.
 Gmbar rangkaian yang diberi bulatan adalah tambahan rangkaian yang
digunakan untuk berhenti pada hitungan Sembilan.
 Gambar 7. Rangkaian Modulo 10 Yang Dapat Berhenti Pada Hitungan
Tertentu

 Gambar logic analyzer modulo 10 dibawah ini menunjukkan bahwa ketika

pencacah mulai menghitung dari 0 sampai 9 maka pada saat hitungan 9
pencacah ini akan berhenti terbukti dari output yang selalu sama sampai tak
terbatas.
 Gambar 8. Logic Analyzer Rangkaian Modulo 10 Yang Dapat Berhenti
Pada Hitungan Tertentu
I. KESIMPULAN
Dari percobaan diatas dapat diambil kesimpulan bahwa :
1. Counter asynchronous bekerja secara terpisah, waktu yang dibutuhkan untuk
melakukan pencacahan lebih lama dibandingkan dengan counter synchronous.
Perubahan satu FF tidak berpotensi untuk menrubah semua atau seluruh FF.
2. Tahap-tahap dalam melakukan prosedur perancangan flip-flop asingkron terbagi
menjadi 6 yaitu :
a. Menentukan jumlah FF (n) dengan formula 2n-1 < modulo ≤ 2n.
b. Menentukan lay-out posisi FF dan menyatukan semua kloknya (ingat conter
asingkron akan aktif pada sisi turun).
c. Membuat tabel transisi sesuai dengan kode bilangan dan jumlah FF nya.
d. Menentukan formula masukkan masing masing flip-flop dengan
menggunakan metode minimalisasi (Peta Karnaugh, Aljabar Boole atau
Quine Mc. Cluskey).
e. Mengimplementasikan formula masukan kedalam rangkaian lay-out dalam
bentuk simbol.
f. Mengimplementasikan formula masukan kedalam rangkaian IC.
3. Dalam pencacah asingkron ini terdapat cara mudah untuk mencacah bilangan
secara cepat tanpa menggunakan tahap-tahap dalam melakukan perancangan
seperti point diatas, yaitu dengan menggunakan fasilitas reset dan menggunakan
gerbang yang cocok untuk membatasi modulonya.
4. Pencacah asingkron ini memiliki kelebihan dibandingkan pencacah singkron
yakni pada pencacah asingkron menghasilkan rangkaian yang sederhana dan
kelebihan yang lainnya adalah dengan memanfaatkan fasilitas reset sehingga
tidak menggunakan tahapan-tahapan perancangan yang telah ada.