I.1.

Pengertian Register
Register adalah sekelompok sel penyimpanan biner yang mampu memegang
informasi biner. Sekelompok flip-flop merupakan register, karena masing-masing flip-flop
dapat bekerja sebagai sel biner. N-bit register, memiliki n flip-flop dan mampu memegang nbit informasi. Dalam flip-flop register dapat memiliki bagian kombinasional yang melakukan
tugas-tugas pengolahan data.
Berbagai jenis register yang tersedia di sirkuit MSI. Yang paling sederhana mungkin
adalah salah satu yang tidak mengandung gerbang eksternal, dan dibangun hanya flip-flop.
Gambar 8.1 menunjukkan jenis seperti register dibangun empat S-R flip-flop, dengan input
pulsa jam umum. Jam pulsa memungkinkan semua flip-flop pada saat yang sama sehingga
informasi yang tersedia di empat input dapat ditransfer ke dalam 4-bit register. Semua flipflop dalam register harus menanggapi transisi pulsa clock. Oleh karena itu mereka harus baik
dari jenis tepi-dipicu atau jenis master-budak. Sekelompok flip-flop sensitif terhadap durasi
pulsa biasa disebut latch gated. Kait cocok untuk sementara menyimpan informasi biner yang
akan ditransfer ke tujuan eksternal. Mereka tidak boleh digunakan dalam desain sirkuit
sekuensial yang memiliki koneksi umpan balik.

Gambar 1. 4-bit register

Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu
unit. Register dapat dibentuk dari rangkaian logika sekuensial yang dibentuk dari flip-flop.
Berdasarkan fungsinya register terdiri atas, register buffer dan register geser.

I.2.

Jenis Jenis Register

Register Buffer

Gambar 1. Rangkaian buffer 4 D-FF yang tersambung dalam sebuah rangkaian serial
in, serial out shift register.
Register buffer berfungsi untuk menyimpan kata digital. Setiap datang pulsa clock,
data dari input D dari masing-masing FF akan di transfer kepada Q output. Pada awalnya, isi
dari register diset 0 dengan mengirimkan clock pada clear. Jika 1 merupakan input dari FF
yang pertama, maka pada pulsa berikutnya 1 akan ditransfer ke output FF1 dan sekaligus
menjadi input FF2.

Gambar 2. Aliran data pada register buffer

a) Register Buffer terkendali

Gambar 3. Register Buffer terkendali

Register Buffer Terkendali adalah register buffer yang ditambah dengan beberapa
gerbang logika dasar AND, OR, dan NOT. Gambar rangkaian menunjukkan sebuah
Register buffer terkendali dengan CLR aktif tinggi. Apabila CLR = 1, maka akan terjadi
reset pada flip-flop dan data yang tersimpan (Q) menjadi 0000. dan ketika CLR = 0,
register siap beroperasi kembali. Sinyal kendali LOAD adalah input kendali yang
menentukan operasi rangkaian.Ketika LOAD = 0, semua input data tidak diizinkan
masuk, artinya flip-flop mengisolasi input data atau menahan semua data yang ada di
dalamnya. Dengan kata lain, register tidak berubah selama LOAD = 0. Ketika LOAD =
1, semua input data akan diterima oleh register. Ketika LOAD kembali = 0, maka input
data yang diterima register tadi akan tersimpan dengan aman tanpa gangguan
perubahan input.

Gambar 4. D Flip-Flop
Tabel 1. Tabel Kebenaran D Flip Flop
Input
D
0
1

Register Geser

Output
Qn+1
0
1

a) Register Geser Serial In Serial Out (SISO)

Dasar register geser empat-bit dapat dirangkai dengan menggunakan empat D flip
flop, seperti yang diperlihatkan di bawah. Selama pulsa clock, satu bit ditransmisikan
dari kiri ke kanan. Menerima suatu kata data menjadi 1001.

Gambar 5. Rangkaian register geser SISO

Data di angkut pada register, saat garis kontrol tinggi (HIGH dengan kata lain
WRITE). Data dapat di geser keluar dari register saat garis kontrol rendah (LOW
dengan kata lain READ). Aliran data pada register SISO ini diibaratkan Pada Gambar
6.

Gambar 6. Ilustrasi data masuk dan keluar register SISO

b) Register Geser Serial In Parallel Out (SIPO)
Dari jenis register ini, bit-bit data dimasukan secara serial sama artinya sama dengan
SISO. Perbedaanya adalah cara dimana bit-bit data dipindahkan dari register. Sekali
data disimpan, setiap bit muncul pada masing - masing baris keluarannya, dan semua
bit-bitnya mampu secara simultan. Sebuah susunan empat-bit register SIPO
diperlihatkan di bawah ini.

Gambar 7. Register SIPO

Pada jenis SIPO ini, hasil keluaran dari register geser dapat diilustrasikan seperti pada
Gambar 8.

Gambar 8. Aliran data keluaran dari SIPO

c) Register Geser Parallel In Serial Out (PISO)

Gambar 9. Register PISO

D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most significant bit
(MSB) dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris
pengontrolan mode diambil pada rendah dan data di-clock masuk. Data dapat digeser
saat baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan
operasi geser kanan pada aplikasi satu pulsa clock. Ilustrasi keluaran dari register PISO
terlihat pada Gambar 10.

Gambar 10. Aliran Data PISO

d) Register Geser Parallel In - Parallel Out (PIPO)
Untuk register Parallel In Parallel Out, semua bit-bit data muncuk pada keluaran
keluaran paralel secara mendadak mengikuti masukan yang simultan dari bit-bit data.

Gambar 11. Register PIPO

Masukan-masukan D dan keluaran Q adalah paralel. Sekali register di-clock, semua
data di D input muncul pada keluaran Q yang berhubungan secara simultan.Pada
register geser ini, keluarannya diilustrasikan oleh Gambar 12.

Gambar 12. Aliran Data PIPO

e) Bidirectional Shift Registers (Register Geser Dua Arah)

Suatu register dua arah dalam data dijadikan geser kanan atau kiri. Bidirectional Shift
Registers menggunakan D flip-flop ditunjukan dibawah.

Gambar 13. Bidirectional Shift Registers

Dalam hal ini kumpulan gerbang NAND dikonfigurasi sebagai gerbang OR untuk
memilih data masukan dari dua keadaan stabil yang berdekatan kanan atau kiri (the
right or left adjacent bistables), seperti yang dipilih dengan LEFT/RIGHT baris
pengontrolan.

I.3.

Register Geser Serial In Parallel Out (SIPO)

Dalam jenis register ini, data tersebut bergeser di serial, tapi bergeser secara
paralel. Untuk mendapatkan data output secara paralel, diperlukan bahwa semua bit
output yang tersedia pada saat yang sama. Hal ini dapat dicapai dengan
menghubungkan output dari masing-masing flip-flop ke output pin. Setelah data
disimpan dalam flip-flop, bit tersedia secara bersamaan.
Sebuah serial-in / paralel-out register geser mirip dengan pergeseran / serialout serial-in mendaftar di bahwa itu bergeser data ke elemen penyimpanan internal
dan data pergeseran keluar di serial-out, data keluar, pin. Hal ini berbeda dalam bahwa
hal itu membuat semua tahap internal yang tersedia sebagai output. Oleh karena itu,
serial / paralel-out register geser mengkonversi data dari format seri ke format paralel.
Jika empat bit data dialihkan oleh empat jam pulsa melalui kawat tunggal pada data
di, bawah, data menjadi tersedia secara bersamaan pada empat Output Q A untuk QD
setelah pulsa clock keempat.

Gambar 14. Register Geser Serial In/Parallel Out 4-bit

Aplikasi praktis dari serial-in / paralel-out register geser adalah untuk
mengkonversi data dari format serial pada kawat tunggal ke format paralel pada
beberapa kabel. Mungkin, kita akan menerangi empat LED (Light Emitting Dioda)
dengan empat output (QA, QB, QC, QD).

Gambar 15. Skematik Rangkaian Register Geser Serial In/Parallel Out 4-bit

Skematik rangkaian di atas merupakan serial-in / paralel-out register geser

yang cukup sederhana. Sepertinya serial-in / serial-out register geser dengan keran
ditambahkan ke setiap output panggung. Serial Data bergeser di di SI (Serial Input).
Setelah beberapa jam sama dengan jumlah tahapan, bit data pertama dalam muncul di
SO (QD) pada gambar di atas. Secara umum, tidak ada SO pin. Tahap terakhir (Q D
atas) berfungsi sebagai SO dan mengalir ke paket berikutnya jika ada.
Jika serial-in / paralel-out register geser sangat mirip dengan / serialout register geser serial-in, mengapa produsen repot-repot untuk menawarkan kedua
jenis? Mengapa tidak hanya menawarkan serial-in / paralel-out shift mendaftar?
Mereka benar-benar hanya menawarkan serial-in / paralel-out register geser, asalkan
memiliki tidak lebih dari 8-bit. Perhatikan bahwa serial-in / serial-out shift register
datang lebih besar dari 8-bit panjang 18 sampai ke 64-bit. Hal ini tidak praktis untuk
menawarkan 64-bit serial-in / paralel-out register geser membutuhkan banyak pin
output. Lihat bentuk gelombang di bawah atau di atas register geser.

Gambar 16. Bentuk Gelombang Register Geser Serial In/Parallel Out

Register geser telah dibersihkan sebelum data oleh CLR ', sinyal aktif rendah,
yang membersihkan semua jenis D Flip-Flops dalam register geser. Perhatikan data
serial 1011 pola disajikan pada masukan SI. Data ini disinkronkan dengan clock CLK.
Ini akan terjadi jika sedang bergeser di dari sesuatu seperti pergeseran lain mendaftar,
misalnya, paralel-in / serial-out register geser (tidak ditampilkan di sini). Pada jam
pertama di t1, data 1 di SI digeser dari D ke Q dari tahap shift register pertama.
Setelah t2 ini bit data pertama adalah di QB. Setelah t3 itu di QC. Setelah t4 itu di QD.
Empat jam pulsa telah bergeser data pertama menggigit sampai ke tahap Q D terakhir.
Kedua bit data 0 adalah di QC setelah jam 4. Bit data ketiga 1 adalah di Q B. Bit data
keempat 1 lain adalah di QA. Dengan demikian, pola input data serial 1011 terkandung
dalam (QD QC QB QA). Hal ini sekarang tersedia di empat output.
Ini akan tersedia pada empat output dari hanya setelah jam t4 hanya sebelum
T5. Data paralel ini harus digunakan atau disimpan antara dua kali ini, atau akan

hilang karena pergeseran keluar panggung QD pada berikut jam T5 untuk T8 seperti
yang ditunjukkan di atas.

Register Geser Serial In Parallel Out 8-bit

Pinout dan logika diagram dari IC 74164 ditunjukkan pada Gambar 17. IC
74164 adalah contoh dari 8-bit serial-in-paralel-out register geser. Ada delapan S-R
flip-flop, yang semuanya sensitif terhadap jam transisi negatif. Diagram logika pada
Gambar 17. hampir sama seperti Diagram logika Register Geser Serial In Serial Out
8-bit dengan hanya dua pengecualian:
1) masing-masing flip-flop memiliki input CLEAR asynchronous;
2) sisi sebenarnya dari masing-masing flip-flop tersedia sebagai output-sehingga
semua 8 bit dari setiap nomor yang disimpan dalam register tersedia secara
bersamaan sebagai output (ini adalah output data paralel).
Oleh karena itu, tingkat rendah pada input CLR ke chip (pin 9) diterapkan
melalui amplifier dan akan me-reset setiap flip-flop. Selama input CLR ke chip adalah
RENDAH, output flip-flop akan semua tetap rendah. Artinya, pada dasarnya, register
akan berisi semua nol.
Pergeseran data ke register secara serial persis sama dengan IC 74L91. Data di
input serial dapat diubah saat jam adalah baik rendah atau tinggi, tapi biasa terus dan
setup waktu harus diperhatikan. Lembar data untuk perangkat ini memberikan waktu
penahanan sebagai 0,0 ns dan waktu penyiapan 30 ns.

(a) Diagram Logika

(b) Diagram pin keluaran dari IC 74164

Gambar 17. Regisgter Geser 8-bit IC 74164

Input A tinggi: Gerbang NAND diaktifkan dan masukan serial data yang melewati
gerbang NAND invert. Input data digeser serial ke register.
Input A rendah: Gerbang NAND keluaran dipaksa tinggi, input data stream dihambat,
dan pulsa clock berikutnya akan menggeser 0 ke dalam flip-flop. Setiap berhasil pulsa
clock positif akan bergeser lain 0 ke register. Setelah delapan jam pulsa, register akan
penuh nol.

Simulasi Register Geser SIPO

I.4. DAFTAR PUSTAKA

Kuphaldt, Tony R. 2007. Lessons In Electric Circuits, Volume IV

Digital. Plain-ASCII illustrations for universal computer: London.

http://elektronika-dasar.web.id/register-geser-ring-counter/
http://allaboutcircuits.com/digital
Openboookproject.net/electicCircuits