Soal Tes-2 Arsitektur dan Organisasi Komputer

Kelas : D
Dosen : Henry Palit
Tanggal : 22 Mei 2014
Waktu : 13.30 15.10 (100 menit)
Sifat : Tertutup

1. Which one is NOT the main component of a processor?
[ Mana yang bukan komponen utama dari prosesor? ]
a) Register file
b) Cache memory
c) Instruction address generator
d) Control circuitry

2. Among the statements below, which one is NOT the characteristic of a RISC-style (Reduced
Instruction-Set Computer) processor?
[ Dari pernyataan-pernyataan di bawah ini, mana yang bukan karakteristik prosesor RISC? ]
a) Only Load and Store instructions can access operands in the memory.
[ Hanya instruksi-instruksi Load dan Store yang bisa mengakses operands dari memori. ]
b) Instructions that perform computations use data/operands that are either stored in the
register file or given as immediate data in the instructions.
[ Instruksi-instruksi komputasi menggunakan data/operands yang tersimpan dalam
register file atau yang diberikan sebagai immediate data dalam instruksi-instruksi
tersebut. ]
c) Only one addressing mode the Direct mode is implemented, resulting in a significant
simplification of the processor hardware.
[ Hanya satu mode pengalamatan mode Direct/langsung yang diimplementasikan
sehingga perangkat keras prosesor menjadi jauh lebih sederhana. ]
d) All instructions are one-word long.
[ Semua instruksi panjangnya satu word. ]

3. Inter-stage registers can be found in a multi-stage pipelined processor. Which statement(s)
about the inter-stage registers is (are) correct?
[ Register-register antar-tahap dapat ditemukan dalam prosesor pipeline multi-tahap. Mana
dari pernyataan-pernyataan tentang register-register antar-tahap berikut yang benar? ]
a) The hardware for these inter-stage data is often referred to as the data buffers.
[ Perangkat keras untuk data antar-tahap ini sering disebut sebagai data buffers. ]
b) Inter-stage registers hold the results produced in one stage so that they can be used as
inputs to the next stage.
[ Register-register antar-tahap menyimpan hasil-hasil yang diproduksi di satu tahap
sehingga hasil-hasil tersebut bisa digunakan sebagai masukan untuk tahap berikutnya. ]

[7 pts]
[7 pts]
[7 pts]
c) New data are loaded into the inter-stage registers only when called for in a particular
stage.
[ Data-data baru akan ditempatkan ke dalam register-register antar-tahap hanya jika
dipanggil pada tahap yang telah ditentukan. ]
d) All of the above (a, b, and c).
[ Semua pernyataan di atas (a, b, dan c). ]

4. Regarding the importance of memory, which statement(s) below is (are) correct?
[ Berkenaan dengan pentingnya memori, mana dari pernyataan-pernyataan di bawah ini
yang benar? ]
a) Programs and their required data have to be held in the memory for execution.
[ Program-program dan data-data yang diperlukan harus ditempatkan di memori
sebelum dieksekusi. ]
b) A sufficient memory is important to facilitate the execution of large programs having
large amounts of data.
[ Memori yang mencukupi sangat penting untuk melayani eksekusi program-program
besar yang memiliki banyak data. ]
c) The execution speed of programs is highly dependent on the speed with which
instructions and data can be transferred between the processor and the memory.
[ Kecepatan eksekusi dari program-program sangat bergantung pada kecepatan transfer
instruksi-instruksi dan data-data antara prosesor dan memory. ]
d) All of the above (a, b, and c).
[ Semua pernyataan di atas (a, b, dan c). ]

5. There seems to be a variety of memories that we know. Which statement(s) below is (are)
incorrect?
[ Ada beragam jenis memori yang kita ketahui. Mana dari pernyataan-pernyataan di bawah
ini yang tidak benar? ]
a) Static RAMs (SRAMs) have the access times on the order of a few nanoseconds, and they
are the predominant choice of implementing the main memory.
[ RAM statik (SRAM) memiliki kecepatan akses beberapa nanodetik dan merupakan
pilihan utama untuk dipakai sebagai memori utama. ]
b) The contents of Dynamic RAMs (DRAMs) must be periodically refreshed, or else, the
data are invalid when the capacitors charges are depleted.
[ Isi dari RAM dinamis (DRAM) harus disegarkan kembali secara periodik, kalau tidak,
data-datanya menjadi tidak valid saat muatan dalam kapasitor-kapasitornya habis. ]
c) ROMs can retain the stored information when power is turned off.
[ ROM dapat mempertahankan informasi yang disimpannya meskipun daya listriknya
dimatikan. ]
d) All of the above (a, b, and c).
[ Semua pernyataan di atas (a, b, dan c). ]

The following figures are the processors hardware components that will be referred to in
questions 6 and 7.
[ Gambar-gambar berikut ini adalah komponen perangkat keras prosesor yang akan diacu
pada pertanyaan nomor 6 dan 7. ]
[7 pts]
[7 pts]


6. The following instruction
[ Instruksi berikut ]
Load R1, 1000(R2)
is to be fetched and executed by the processor. Before execution, the contents of some
registers and certain memory locations are as follows
[ akan diambil dan dieksekusi oleh prosesor. Sebelum eksekusi, isi dari beberapa register dan
memori lokasi-lokasi tertentu adalah sebagai berikut ]
Register: Memory:
R1 = 10 100 = 1 1010 = 100 10000 = 1000
R2 = 20 200 = 2 1020 = 200 20000 = 2000
a) Give the 5 execution steps of this instruction.
[ Berikan 5 tahap eksekusi dari instruksi ini. ]
b) Show the contents of the inter-stage registers (RA, RB, RM, RZ, and RY) during each of
the steps.
[ Tuliskan isi dari register-register antar-tahap (RA, RB, RM, RZ, and RY) di masing-
masing tahap. ]

[20 pts]
7. Kindly refer to question 6 and the above figures. List the control signals generated during
each of the 5 execution steps.
[ Mengacu pada pertanyaan nomor 6 dan gambar-gambar di atas, berikan daftar sinyal-
sinyal kontrol yang dibangkitkan di masing-masing dari 5 tahap eksekusi. ]

8. A block-set-associative cache consists of a total of 64 blocks, divided into 4-block sets.
The main memory contains 4096 blocks, each of which consists of 32 bytes data.
[ Suatu cache block-set-associative terdiri dari 64 blok, dikelompokkan dalam set-set yang
berukuran 4 blok. Memori utama berisikan 4096 blok, masing-masing blok terdiri dari 32
byte data. ]
a) Assuming a 32-bit byte-addressable address space, how many bits are there in each of
the Tag, Set, and Word fields?
[ Jika diasumsikan bahwa ruang alamat berukuran 32 bit dan pengalamatannya untuk
setiap byte, berapa banyak bit yang dibutuhkan untuk field Tag, Set, dan Word? ]
b) Assume that the cache is initially empty. The processor fetches 576 words of 4 bytes
each from successive memory locations starting at location 0. It then repeats this fetch
sequence four more times. Assume that the FIFO algorithm is used for block
replacement. If the cache is 8 times faster than the memory, estimate the improvement
factor resulting from the use of the cache.
[ Asumsikan bahwa cache pada mulanya kosong. Prosesor mengambil 576 word yang
masing-masing berukuran 4 byte dari lokasi-lokasi yang berurutan di memori, mulai dari
lokasi 0. Lalu prosesor mengulangi pengambilan data-data ini empat kali lagi.
Asumsikan bahwa algoritma FIFO dipakai untuk penggantian blok. Bila waktu akses
cache 8 kali lebih cepat daripada memori, hitung faktor peningkatan yang dihasilkan
dari penggunaan cache. ]



===# all the best for your test #===
[20 pts]
[25 pts]