PERCOBAAN III

RANGKAIAN ARITMATIKA DIGITAL

3.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami rangkaian aritmetika digital : adder
2. Mendesain rangkaian adder

3.2 PERALATAN :
1. Modul rangkaian logika
2. Kabel
3. Breadboard
4. Power Supply

3.3 TEORI :

Penyederhanaan half adder dengan menggunakan K-Map :

1. Peta K-map untuk Sum :

Rangkaian Logikanya :
B
A 0 1
0 0 1
1 1 0

Persamaan yang diperoleh :

Sum A B A B
A B

2. Peta K-map Cout

Rangkaian Logikanya :
B
A 0 1
0 0 0

1 0 1
Persamaan yang diperoleh :
Cout = A. B
Penyederhanaan full adder dengan menggunakan K-Map :

1. Peta K-Map Sum

B Cin 00 11 10
A 01
0 0 1 0 1
1 1 0 1 0

Persamaan yang diperoleh :

F = AB Cin + AB Cin + AB Cin + AB Cin

Rangkaian logikanya :

persamaan diatas dapat kita sederhanakan dengan menggunakan Metode Aljabar Boole,
sehingga di dapat :
Sum A B Cin A B Cin A B Cin A B C
A( B Cin B Cin) A( B Cin B Cin )
A( B Cin ) A( B Cin )
A( B Cin ) A( B Cin )

A B Cin

Rangkaian Logikanya :
Membuat tabel kebenaran :
Input Output
A B Cin Sum
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

2. Peta K-Map Cout

B Cin
A 00 01 11 10
0 0 0 1 0

1 0 1 1 1

Persamaan untuk Cout :

Cout B Cin A Cin A B

Rangkaian logika untuk Cout;

Penyederhanaan dengan Aljabar Boole:
Cout Cin( B A) A B

Rangkaian logika dengan Aljabar Boole:

tabel kebenaran :
Input Output
A B Cin Cout
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

3.4 PROSEDUR :
1. Dengan menggunakan modul rangkaian logika, mengimplementasikan rangkaian half
adder, seperti pada gambar dibawah ini dan membuat table kebenaranya.
2. Seperti gambar prosedur 1,mengimplementasikan rangkaian full adder, seperti pada
gambar dibawah ini dan membuat table kebenaranya.

HASIL PERCOBAAN
1. Hasil Implementasi :
Rangkaian logika Sum Tabel Kebenaran

Input Output
A B Sum
0 0 0
0 1 0
1 0 1
1 1 1
 Rangkain logika Cout

Input Output
A B Cout
0 0 0
0 1 0
1 0 0
1 1 1

2. Rangkaian Logika
Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan
Dari percobaan diperoleh tabel kebenaran sebagai berikut :

Tabel Kebenaran
Input Output
A B Cin Sum Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Tugas Modul 3 :
1. Dengan menggunakan tabel kebenaran
yang telah didapatkan dari percobaan, buat Karnaugh Map untuk masing masing
rangkaian aritmatika (half adder, full adder). Dari K-Map, dapatkan persamaan
sederhananya, kemudian gambarkan rangkaian sesuai dengan persamaan yang didapat.
Bandingkan hasilnya dengan rangkaian awal (yang anda rangkai dalam modul).

Jawab :
1. a. Half Adder
Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :
Peta K-map Sum
B 0 1
A
0 0 1
1 1 0

Sum A B A B
A B

Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :

Peta K-map Cout

B
A 0 1
0 0 0

1 0 1

Cout = A. B

1. b. Full Adder
Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :
Peta K-Map Sum
 B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0

Sum A B Cin A B Cin A B Cin A B C

A( B Cin B Cin) A( B Cin B Cin)
A( B Cin) A( B Cin)
A( B Cin) A( B Cin )

Misal : B Cin D, maka

A D A D
A D
A B Cin

Rangakaian Logikanya :
Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :
Peta K-Map Cout

B Cin
A 00 01 11 10
0
0 0 1 0
1
0 1 1 1

Cout B Cin A Cin A B

= B.(B+Cin)+BCin

Rangakaian Logikanya :