LAPORAN

PRAKTIKUM ELEKTRONIKA DIGITAL

KOMPONEN- KOMPONEN PENYIMPANAN

Disusun oleh : HADI RISMANTO

NIM : 07507131029

TEKNIK ELEKTRONIKA
FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA
2007/2008
A. TUJUAN
1. Mahasiswa dapat merangkai dan menjelaskan cara kerja set reset (SR) flip-flop
2. Mahasiswa dapat merangkai dan menjelaskan cara kerja JK flip-flop
3. Mahasiswa dapat merangkai dan menjelaskan cara kerja D flip-flop
4. Mahasiswa dapat merangkai dan menjelaskan cara kerja T flip-flop

B. TEORI SINGKAT
1. SR flip-flop
SCR flip-flop yang dikomando oleh sisi menuju positif dari sebuah pulsa clock. Ini
berarti bahwa RF akan mengubah keadaan hanya apabila suatu sinyal diberikan
kepada clock inputnya melakukan suatu transisi dari 0 ke 1. Input-input S dan R
mengontrol keadaan FF dengan cara yang sama seperti diuraikan pada SR FF
dasar (tanpa clock), tetapi FF tersebut tidak memberikan respon kepada input-
input ini sampai saat terjadinya transisi naik dari pulsa clock

2. JK flip-flop
JK flip-flop yang trigger oleh sisi menuju positif dari pulsa clock. Input-input J dan
K mengontrol keadaan flip-flop dengan cara yang sama seperti inpu-input S dan
R kecuali satu perbedaan utama : keadaan J = K = 1 tidak menghasilakn suatu
output yang tidak menentu. Untuk keadaan ini flip-flop akan selalu berada dalam
keadaan yang berlawanan.

3. D flip-flop
D flip-flop yang mendapat trigger dan transisi positif pada CLK inputnya D input
adalah suatu input pengontrol tunggal yang menentukan keadaan flip-flop sesuai
dengan tabel kebenaran. Hakekatnya output D flip-flop memasuki keadaan kerja
sama dengan yang terdapat pada D input. D flip-flop pada prinsipnya digunakan
pada ransfer data biner, SR flip-flop dan JK flip-flop dengn mudah dapat
dimodifikasi untuk beroperasi sebagai D flip-flop

4. T flip-flop
Sistem ini berubah pada setiap pulsa jam dan sebab itu bekerja sebagai sakelar
togel. Jika J = K = 1, maka Q n + 1 = Q n dan dengan demikian flip-flop JK diubah
menjadi suatu flip-flop tipe T
C. TUGAS
1. Bagaimanakah sifat dari masing-masing flip-flop
2. Buat catatan kecil yang berkaitan dengan materi praktikum
3. Cetak hasil percbaan sertakan pula pola masukan dan keluaran yang ditunjukan
oleh word generator dan logic analizer

Jawaban

1. Sifat masing-masing flip-flop

a) Sifat dari SR flip-flop.
SR FF mempunyai sifat jika masukan S dan R diberikan logic 0 maka keluaran
FF-nya adalah Q’=1. Apabila masukan S diberi logic 1 dan R diberi logig 0
maka Q=1 sedangkan Q’=0, dan sebaliknya apabila masukan S diberi logic 0
sedangkan R diberi ligic 1 maka keluaran Q=0 dan Q’=1.Kemudian apabila
semua masukan diberi logic 1 maka keluarannya bernilai tak tentu.
b) Sifat dari JK flip-flop.
JK FF mempunyai sifat keluaran FF akan bernilai Q apabila input J dan K diberi
logic 0,Q pada keluaran FF akan berlogic 1 apabila input J 1 dan input K 0,Q’
akan bernilai 1 apabila input J=0 dan K=1, dan keluaran FF akan bernilai Q’
apabila semua inputnya diberi logic 1.
c) Sifat dari D flip-flop.
Keluaran Q akan bernilai 1 apabila masukan D diberi logic , sedangkan
keluaran Q’ akan bernilai 1 apabila masukan D diberi logic 0.
d) T flip-flop.
Keluaran Q pada JK FF akan diperoleh sinyal sebesar separuh dari pulsa
masukan pada masukan T dalam T FF.

2. catatan kecil berkaitan dengan praktikum

a) SR flip-flop disusun dari dua buah gerbang NOR yang output dari gerbang
NOR tersebut menjadi salah satu input untuk gerbang NOR yanr lainnya.SR FF
mempunyai dua buah input dan dua buah output.
b) JK flip-flop mempunyai tiga buah masukan yaitu S, K dan Clock, dan memiliki
dua buah keluaran yaitu Q dan Q’.
c) D flip-flop ini dibangun dari modifikasi clocked SR FF atau JK FF yang masing-
masing masukan R atau K di-invers terlebih dahulu, atau dapat juga dibentuk
menggunakan gerbang NAND.

3. a) SR flip- flop
b) JK flip-flop
c) D flip-flop
 d) T flip-flop

D. KESIMPULAN
Dari praktel ini kita diajarkan untuk merangkai rangkaian komponen-komponen
penyimpan. Kita dapat membuat komponen-komponen penyimpanan dengan
menggunakan set reset (SR) flip-flop, JK flip-flop, D flip-flop dan T flip-flip.
1. SR flip-flop
SR flip-flop yang dikomando oleh sisi menuju positif dari sebuah pulsa cloc. Ini
berarti bahwa RF akan mengubah keadaan hanya apabila suatu sinyal diberikan
kepada clock inputnya melakukan suatu transisi dari 0 ke 1. Input-input S dan R
mengontrol keadaan FF dengan cara yang sama seperti diuraikan pada SR FF
dasar (tanpa clock), tetapi FF tersebut tidak memberikan respon kepada input-
input ini sampai saat terjadinya transisi naik pada pulsa clock
2. JK flip-flop
JK flip-flop yang trigger oleh sisi menuju positif dari pulsa clock. Input-input J dan
K mengontrol keadaan flip-flop dengan cara yang sama seperti input-input S dan
R kecuali satu perbedaan yang utama : keadaan J = K = 1 tidak menghasilkan
 suatu output yang tidak menentu. Untuk keadaan ini flip-flop akan selalu berada
dalam keadaan yang berlawanan.
3. D flip-flop
D flip-flop yang mendapat trigger dan transisisi positif pada CLK inputnya D input
adalah suatu input pengontrol tunggal yang menentukan keadaan flip-flop sesuai
dengan tabel kebenaran. Hakekatnya out put Q flip-flop memasuki keadaan kerja
sama dengan yang terdapat pada D input apabila terjadi suatu transisi positif
pada CLK input. D flip-flop pada prinsipnya digunakan pada transfer data biner.
SR flip-flop dan JK flip-flop dengan mudah dapat dimodifikasi untuk beroperasi
sebagai D flip-flop
4. Flip-flop
Sistim ini berubah keadaan pada setiap pulsa jam dan sebab itu bekerja sebagai
sakelar togel. Jika J = K = 1, maka Q n + 1 = Qn dandengan demikian flip-flop J-K
diubah menjadi suatu flip-flop tipe T