LAPORAN

PRAKTIKUM ELEKTRONIKA DIGITAL

COUNTER SYNCHRONOUS

Disusun oleh : HADI RISMANTO

NIM : 07507131029

TEKNIK ELEKTRONIKA
FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA
2007/2008
A. TUJUAN
1. Mahasiswa diharapkan dapat mengkaji prinsip kerja dari Counter Synchronous
modulo-4 Yang tersusun dari D Flip-flop dan JK Flip-flop
2. Mahasiswa diharapkan dapat mengkaji prinsip kerja dari Counter Synchronous
modulo-8 Yang tersusun dari D Flip-flop dan JK Flip-flop
3. Mahasiswa diharapkan dapat mengkaji prinsip Counter Synchronous modulo-16
Yang tersusun dari D Flip-flop dan JK Flip-flop Yang tersusun dari D Flip-flop dan JK
Flip-flop

B. TEORI SINGKAT
Counter synchronous bekerja secara serempak atau bersamaan, waktu yang dibutuhkan
untuk melakukan pemecahan lebih cepat dibandingkan dengan counter asynchronous.
Procedure atau langkah-langkah perancangan lebih rumit jika dibandingkan dengan
counter asynchronous.
Langkah-lankah perancangan:
1. buat stste dari diagram yang akan dirancang
2. buat table present state dan next state
3. buat persamaan eksitasi dari masing masing input
4. gambar rangkaian sesuai dengan persamaan no.3

C. PROSEDUR PERCOBAAN

1. Counter Synchronous modulo-4

Membuat counter synchronous module 4:

Langkah 1 : Membuat diagram state

0 0 untuk mambuat diagram state counter

00 01 synchronous module 4 , 8 dan 10 seperti
pada gambar disamping.

11 10
0 0

Langkah 2 : memmbuat table present state dan next state

Untuk membuat table present state dan next state juga harus mengikuti langkah-
langkah sebagai berikut:
1. menentukan next state dengan melihat persent state kemudian logic paling
belakang ditembah dengan 1 dan logic paling bawah next state adalah 0000.
2. untuk menentukan JA/B dan KA/B maka lihat nilai QA/B pada next state
seperti pada JK FF
Tabel kebenaran JK FF
Set Reset Keluaan FF
0 0 tetap
1 0 Q = 1 ; Q’ = 0
0 1 Q = 0 ; Q’ = 1
1 1 Toggle ( berbalik )
3. menentukan nilai lain dari J dan K yaitu dengan cara melihat nilai Q pada
present state dan next state missal: QA ( present state ) dan QA ( next state )
bagaimana nilainya disamakan dengan hasil dari JK FF.
Present state Next state
QA QA JA KA
0 1 1 1
togle 1 0
1 1 0 0
0 0
tatap

Present Next state

state
QB QA QB QA JB JA KB KA
0 0 0 1 0 0/1 1 0/1
0 1 1 0 1 0/1 0/1 1
1 0 0 1 0/1 0 1 0/1
1 1 0 0 0/1 1 0/1 1

Langkah 3 ; membuat persamaan exitasi masing masing input

0 1 JA = 1
0 1
0 1
JB = A
0 1
1 1 KB = A
1 1 1 1
 1 1 KA = 1

Langkah 4 : merangkai cunter synchronous sesuai persamaan exitasi diatas

1. Counter Synchronous modulo-8

Membuat counter synchronous module 8:
Table present state dan next state:
Present state Next state
QC QB QA QC QB Q JC JB JA KC KB KA
A
0 0 0 0 0 1 0 1/0 0 1/0 1 0/1
0 0 1 0 1 0 0 1/0 1/0 0 1 0/1
0 1 1 1 0 0 1 1/0 1/0 1 0/1 1
0 1 0 0 1 1 0 1/0 1/0 0 1 0/1
1 0 0 1 0 1 1/0 0 0 1/0 1 0/1
1 0 1 1 1 0 1/0 0 1 0/1 0/1 1
1 1 1 0 0 0 1/0 1 1/0 1 1/0 1
1 1 0 1 1 1 1/0 0 1/0 0 1 0/1

Persamaan exitasi
BA 00 01 11 10 1 0 0 1 0
KC=QA.QB
QC
0 0 0 1 0 BA 00 01 11 10
1 1/0 1/0 1/0 1/0
QC
JC=QA.QB
0 0 1 1/0 1/0
BA 00 01 11 10 1 0 1 1/0 1/0
JB=QA
QC
0 1/0 1/0 1/0 1/0 BA 00 01 11 10
 QC BA 00 01 11 10
0 0/1 1/0 1 0
QC
1 0/1 1/0 1 0
0 1/0 1 1 1/0
KB=QA
1 1/0 1 1 1/0
BA 00 01 11 10
KA=1
QC
0 1 1/0 1/0 1
1 1 1/0 1/0 1
JA=1

Gambar Rangkaian counter synchronous module 8

2. Counter Synchronous modulo-10

Membuat counter synchronous module 10:
 Table present state dan next state
Present state Next state
QD QC QB QA QD QC QB QA JD JC JB JA KD KC KB KA
0 0 0 0 0 0 0 1 0 0 0 1 1/0 1/0 1/0 1/0
0 0 0 1 0 0 1 0 0 0 1 1/0 1/0 1/0 1/0 1
0 0 1 0 0 0 1 1 0 0 1/0 1 1/0 1/0 0 1/0
0 0 1 1 0 1 0 0 0 1 1/0 1/0 1/0 1/0 1 1
0 1 0 0 0 1 0 1 0 1/0 0 1 1/0 0 1/0 1/0
0 1 0 1 0 1 1 0 0 1/0 1 1/0 1/0 0 1/0 1
0 1 1 0 0 1 1 1 0 1/0 1/0 1 1/0 0 0 1/0
0 1 1 1 1 0 0 0 1 1/0 1/0 1/0 1/0 1 1 1
1 0 0 0 1 0 0 1 1/0 0 0 1 0 1/0 1/0 1/0
1 0 0 1 0 0 0 0 1/0 0 0 1/0 1 1/0 1/0 1

Persamaan exitasi
BA 00 01 11 10 BA 00 01 11 10
DC DC
00 0 0 0 0 00 1/0 1/0 1/0 1/0
01 0 0 1 0 01 1/0 1/0 1/0 1/0
11 D D D D 11 D D D D
10 1/0 1/0 D D 10 0 1 D D
JD=QA.QB.QC KD=QA

BA 00 01 11 10 BA 00 01 11 10
DC DC
00 0 0 1 0 00 1/0 1/0 1/0 1/0
01 1/0 1/0 1/0 1/0 01 0 0 1 0
11 D D D D 11 D D D D
10 0 0 D D 10 1/0 1/0 D D
JC=QA.QB KC=QA.QB

BA 00 01 11 10 BA 00 01 11 10
DC DC
00 0 1 1/0 1/0 00 1/0 1/0 1 0
01 0 1 1/0 1/0 01 1/0 1/0 1 0
11 D D D D 11 D D D D
10 0 0 D D 10 1/0 1/0 D D
JB=QA.QB KB=QA
 BA 00 01 11 10
DC
00 1 1/0 1/0 1
01 1 1/0 1/0 1
11 D D D D
10 1 1/0 D D
JA=1
BA 00 01 11 10
DC
00 1/0 1 1 1/0
01 1/0 1 1 1/0
11 D D D D
10 1/0 1 D D
KA=1
 Gambar rangkaian synchronous module 10

D. KESIMPULAN
Dari praktek ini kita diajarkan untuk membuat rangkaian pencacah yaitu Counter
synchronous . Counter synchronous dengan counter asynchronous sedikit berbeda,
yaitu kalau counter asynchronous mudah untuk dibuat sedangkan counter
synchronous harus melewati beberapa step-step pembuatannya , tetapi ada
kelebihan pada counter synchronous yaitu acces mancacahnya lebih cepat
dibandingkan dengan counter asynchronous. Langkah-lankah untuk membuat
Counter synchronous adalah kita harus membuat: state dari diagram yang akan
dirancang , membuat table present state dan next state , membuat persamaan
eksitasi dari masing masing input , menggambar rangkaian sesuai dengan
persamaannya.