Kementerian Pendidikan dan Kebudayaan

Politeknik Negeri Malang

BAB VIII
PENCACAH (COUNTER)

Capaian Pembelajaran
Setelah mempelajari materi ini, mahasiswa akan mampu :
• Menjelaskan pengertian pencacah (counter) dari Flip-flop.
• Menjelaskan pengertian dan pencacah serial dan paralel.
• Menjelaskan merancang pencacah serial dan paralel.

8.1 Pendahuluan
Pencacah digital adalah sekumpulan Flip-Flop yang berubah keadaan
keluaran nya dalam merespon pulsa-pulsa yang diberikan pada masukannya.
Susunan beberapa FF tersebut menghasilkan bilangan biner ekivalen dari jumlah
pulsa total yang diberikan pada saat itu.
Pencacah banyak digunakan pada sistem digital, diantaranya sebagai
penghitung pulsa, pembagi frekuensi, pewaktu, penunda waktu dan sebagainya.
Berdasarkan Clock yang diberikan pada FF, maka Pencacah dikelompokkan
menjadi Pencacah tidak serempak (Asynchronous) dan serempak (Synchronous).

8.2 Pencacah Tak Serempak (Asynchronous) / Ripple / Serial

Jenis Pencacah ini paling sederhana dan tersusun dari FF yang sejenis (SC,
JK, T atau D) yang keluarannya Q (atau Q) dihubungkan dengan masukan Clock
FF berikutnya, sehingga semua keluaran FF tidak berubah bersamaan dengan
adanya pulsa Clock. Perubahan keadaan keluaran tiap FF terjadi pada setiap sisi
naik (atau turun) dari masukan Clocknya.
Suatu Pencacah, apabila perubahan hitungan keluarannya naik dari
hitungan awalnya (misalnya 0000) dinamakan Pencacah naik / maju (Up-
Counter). Sebaliknya, apabila perubahan hitungan keluarannya turun dari
hitungan awalnya (misalnya 1111) dinamakan Pencacah turun / mundur (Down-
Counter). Jumlah masukan pulsa Clock yang menyebabkan Pencacah kembali ke
hitungan awalnya dinamakan modulus Pencacah, yaitu jumlah total keadaan
keluaran yang berbeda (termasuk nol) dari Pencacah yang dinyatakan :
Jumlah Modulus Pencacah = 2N N = Jumlah FF

TEKNIK
TEKNIK DI
DIGITAL DASAR 126
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 8.1 menunjukkan diagram logika Pencacah naik ripple 3 bit dari
FF-JK dengan diagram waktu dan tabel hitungannya. Masukan J dan K dibuat
berlogika 1, agar keluarannya berubah terus (toggle). Karena N = 3, maka jumlah
modulusnya = 23 = 8, jadi ada 8 macam perubahan pada keluaran yaitu naik dari
000 sampai 111.
(a) Tabel Kebenaran Pencacah Naik Asinkron 3-bit dari FF-JK
Keluaran
Clock Hitungan
QC QB QA
0 0 0 0 0
1 0 0 1 1
2 0 1 0 2
3 0 1 1 3
4 1 0 0 4
5 1 0 1 5
6 1 1 0 6
7 1 1 1 7
8 0 0 0 0
9 0 0 1 1
10 0 1 0 2

V CC

SET SET SET

J Q J Q J Q

Clock K Q K Q K Q
CLR CLR CLR

Q A Q B Q C

OUTPUT

(b) Diagram Rangkaian Pencacah Naik Asinkron 3-bit dari FF-JK

Clock 1 2 3 4 5 6 7 8 9 10

Q A

Q B

Q C

(c) Bentuk Gelombang Pencacah Naik Asinkron 3-bit dari FF-JK

TEKNIK
TEKNIK DI
DIGITAL DASAR 127
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 8.1 Pencacah Naik Asinkron 3-bit dari FF-JK

Sedangkan gambar 8.2 adalah Pencacah turun ripple 3 bit dari FF-JK.
Perbedaan gambar 8.2 dengan gambar 8.1 diatas adalah keluaran Pencacah dari
keluaran Q.

(a) Tabel Kebenaran Pencacah Turun Asinkron 3-bit dari FF-JK

Keluaran
Clock Hitungan
QC QB QA
0 0 0 0 0
1 1 1 1 7
2 1 1 1 6
3 1 0 1 5
4 1 0 0 4
5 0 1 1 3
6 0 1 0 2
7 0 0 1 1
8 0 0 0 0
9 1 1 1 7
10 1 1 0 6

V CC

SET SET SET

J Q J Q J Q

Clock K Q K Q K Q
CLR CLR CLR

Q A Q B Q C

OUTPUT

(b) Diagram Rangkaian Pencacah Turun Asinkron 3-bit dari FF-JK

Clock 1 2 3 4 5 6 7 8 9 10

Q A

Q A

Q B

Q B

Q C

(c) Bentuk Gelombang Pencacah Turun Asinkron 3-bit dari FF-JK

TEKNIK
TEKNIK DI
DIGITAL DASAR 128
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 8.2 Pencacah Naik Asinkron 3-bit dari FF-JK

Pencacah diatas memerlukan 8 pulsa Clock dalam satu siklus untuk

kembali ke keadaan awal dan karena frekuensi keluaran setiap FF adalah setengah
frekuensi masukan Clock (atau lebar pulsa keluaran setiap FF adalah dua kali
lebar pulsa masukan Clock), maka frekuensi keluaran QC adalah 1/8 frekuensi
pulsa Clock, sehingga dinamakan juga sebagai Pencacah pembagi 8.

8.2.1 Pencacah Dengan Jumlah Modulus < 2N

Jumlah maksimummodulus suatu Pencacah dibatasi oleh jumlah FF yang
digunakan Pencacah, namun dapat dimodifikasi untuk mendapatkan jumlah
modulus kurang dari 2N, dengan melompati bagian urutan hitungan yang tidak
dikehendaki. Contohnya urutan hitungan sebagai berikut :

000 001 010 011 100 101

Kembali
Gambar 8.3 Urutan Hitungan Pencacah Naik Ripple Mod-6

TEKNIK
TEKNIK DI
DIGITAL DASAR 129
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Pencacah diatas menghitung dari 000 (nol) sampai 101 (lima) lalu kembali
ke 000 lagi, hitungan 110 (enam) dan 111 (tujuh) dilompati, sehingga ada 6
keadaan yang berbeda, untuk itu dinamakan Pencacah naik asinkron modulus-6.
Untuk memperoleh rangkaian Pencacahnya maka pada saat hitungan ke enam
yaitu 110 untuk itu keluaran QC, QB dan QA dihubungkan ke Gate NAND yang
menghasilkan keluaran 0 digunakan untuk me-reset (clear) Pencacah tersebut ke
000, seperti ditunjukkan pada gambar 8.4 dibawah.
OUTPUT
Q A
Q B
Q C

V CC
SET SET SET
J Q J Q J Q
A B C
Clock K Q K Q K Q
CLR CLR CLR

(a) Diagram Rangkaian Pencacah Naik Asinkron Mod-6

Clock 1 2 3 4 5 6 7 8 9 10 11 12

Q A

Q B

Q C

Keluaran 1
NAND 0
(b) Bentuk Gelombang Pencacah Naik Asinkron Mod-6
Gambar 8.4 Pencacah Naik Asinkron Mod-6

Dari gambar 8.4 diatas tampak bahwa bentuk gelombang pada keluaran Q B
muncul pulsa sesaat (spike atau glitch) setelah terjadi pulsa Clock ke-6 dan ke-12
yang disebabkan oleh terjadinya hitungan 110 (6) sebelum reset (clear). Keluaran
QC mempunyai frekuensi 1/6 dari frekuensi pulsa Clock atau dengan kata lain
Pencacah mod-6 membagi frekuensi pulsa masukan Clock dengan 6.
Pencacah asinkron diatas dapat dimodifikasi sehingga mempunyai urutan
hitungan yang lain, misalnya :

TEKNIK
TEKNIK DI
DIGITAL DASAR 130
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

000 001 010 011 100 101 110

Berhenti

Gambar 8.5 Urutan Hitungan Pencacah Naik Ripple Mod-6 Berhenti Sendiri

OUTPUT
Q A
Q B
Q C

V CC
SET SET SET
J Q J Q J Q
A B C
Clock K Q K Q K Q
CLR CLR CLR

Gambar 8.6 Pencacah Naik Ripple Mod-6 Berhenti Sendiri

Agar Pencacah berhenti sendiri (self stopping) maka keadaan menyimpan
(memory) dari sebuah FF digunakan untuk menghentikan hitungan, jadi pada
hitungan 110 (6) keluaran QC, QB dan QA dihubungkan ke Gate NAND yang
keluarannya dihubungkan ke masukan J-K FF pertama (FF A) sehingga hitungan
Pencacah berhenti, seperti ditunjukkan pada gambar 8.6 dibawah.

8.3 Penundaan Perambatan (Propagation Delay) Pada Pencacah Ripple

Pencacah ripple termasuk Pencacah biner yang sederhana rangkaiannya,
karena memerlukan hanya sedikit komponen untuk menghasilkan urutan hitungan
yang diinginkan. Kelemahannya adalah waktu operasinya yang relatif lebih lama,
karena FF kedua tidak akan merespon masukannya sampai waktu penundaan
perambatan tpd dari FF pertama, disebabkan masukan Clocknya berasal dari
keluaran FF pertama. Sedangkan FF ketiga tidak akan merespon masukannya
sampai waktu penundaan perambatan tpd dari FF kedua, karena masukan Clocknya
berasal dari keluaran FF kedua, atau 2 x t pd setelah pulsa Clock diberikan, dan
seterusnya. Jadi penundaan perambatan total Pencacah ripple dengan sejumlah N
FF tidak dapat berubah keadaan sampai N x t pd setelah pulsa Clock diberikan.

TEKNIK
TEKNIK DI
DIGITAL DASAR 131
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 8.7 mengilustrasikan penundaan perambatan Pencacah naik ripple 3-bit

dengan perioda pulsa Clock T = 1000 ndetik dan penundaan perambatan tiap FF
tpd = 50 ndetik.

Clock 1 2 3 4 5 6 7 8 9 10

Q A
1000 ndet

Q B 50 ndet

Q C 100 ndet

150 ndet

Gambar 8.7 Penundaan Perambatan Pencacah Naik Ripple 3-bit

Dari gambar diatas tampak bahwa urutan hitungan beroperasi normal

walaupun terjadi penundaan perambatan 150 ndetik, ini menjadi masalah bila
perioda pulsa Clock 100 ndetik yang menyebabkan terjadinya kesalahan hitungan,
demikian juga apabila penundaan perambatan tiap FF mendekati perioda pulsa
Clock. Untuk mengatasinya, maka besarnya perioda pulsa Clock adalah :

1
TClock  N x t pd atau f Clock 
N x t pd

Contohnya Pencacah ripple 3-bit dengan t pd = 50 ndetik memerlukan frekuensi

1
maksimum pulsa Clock adalah f maks  3 x 50 ndetik  6,67 MHz
Jadi semakin banyak jumlah FF pada Pencacah ripple, maka semakin
besar total penundaan perambatan tpd semakin besar dan menyebabkan fmaks
semakin kecil. Misalnya Pencacah ripple 5-bit dengan tpd 50ndetik, maka fmaks =
4 MHz.
Karena alasan itu maka Pencacah ripple tidak sesuai digunakan pada
frekuensi yang sangat tinggi.

8.4 IC Pencacah Ripple

TEKNIK
TEKNIK DI
DIGITAL DASAR 132
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

IC 7493 adalah Pencacah ripple 4-bit yang didalamnya terdiri dari mod-2
dan mod-8, sehingga bisa digunakan sebagai Pencacah mod-2, mod-8, mod-10
dan mod-12 atau mod-16. Gambar 8.8 menunjukkan diagram logika 7493, yang
mempunyai 2 masukan Clock. Masukan CLKA untuk FFA sebagai Pencacah mod-
2, sedangkan masukan CLKB untuk FFB, FFC dan FFD sebagai Pencacah mod-8.
Dengan menghubungkan keluaran QA ke masukan CLKB atau keluaran QD ke
masukan CLKA, maka diperoleh Pencacah mod-16. Semua FF bisa direset (clear)
melalui masukan R01 dan R02 yang keduanya aktif tinggi, sehingga 7493 dapat
disusun sebagai mod-10 (dengan menghubungkan keluaran QB ke masukan R01dan
keluaran QD ke masukan R02) dan mod-12 (dengan menghubungkan keluaran QC
ke masukan R01dan keluaran QD ke masukan R02).
Q A
Q B
Q C
Q D

Q Q Q Q
CLK A A B C D
CLR CLR CLR CLR

CLK B
R 01
R 02

Gambar 8.8 Diagram Logika IC Pencacah Ripple 7493

8.5 Pencacah Serempak (Synchronous) / Paralel

Pada Pencacah biner sinkron, Clocknya dihubungkan dengan setiap
masukan Clock FF, untuk itu setiap pemberian pulsa Clock akan menyebabkan
semua keluaran juga berubah secara serentak. Hitungan pada Pencacah sinkron
tidak hanya seperti Pencacah ripple yaitu berurutan, tetapi bisa melompat atau
bahkan hitungan acak. Dalam merancang rangkaian Pencacah sinkron dengan
hitungan tertentu harus mengetahui jenis FF yang digunakan, karena setiap FF
mempunyai keluaran yang berbeda terhadap adanya pulsa Clock. Untuk itu harus
mengetahui setiap perubahan keadaan keluaran FF sehubungan dengan hitungan
yang diinginkan. Tabel 8.1 menunjukkan perubahan keadaan keluaran beberapa
FF sehubungan dengan pemberian pulsa Clock terhadap masukan-masukannya.

TEKNIK
TEKNIK DI
DIGITAL DASAR 133
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Sedangkan gambar 8.9 menunjukkan contoh dalam merancang Pencacah sinkron

3-bit dari FF-JK.
Tabel 8.1 Tabel Transisi FF SR, JK, D dan T

Keluaran Masukan
Setelah
Sebelum Clock
Clock
Qn Qn+1 S R J K D T
0 0 1 X 0 X 0 0
0 1 0 1 1 X 1 1
1 0 1 0 X 1 0 1
1 1 X 1 X 0 1 0

(a) Tabel Kebenaran Pencacah Naik Sinkron 3-bit dari FF-JK

Keluaran Masukan
QC QB QA JC KC JB KB JA KA
0 0 0 0 X 0 X 1 X
0 0 1 0 X 1 X X 1
0 1 0 0 X X 0 1 X
0 1 1 1 X X 1 X 1
1 0 0 X 0 0 X 1 X
1 0 1 X 0 1 X X 1
1 1 0 X 0 X 0 1 X
1 1 1 X 1 X 1 X 1
0 0 0

QB QA QB QA
00 01 11 10 00 01 11 10
0 1 X X 1 0 X 1 1 X
QC QC
1 1 X X 1 1 X 1 1 X

JA = 1 KA = 1

QB QA QB QA
00 01 11 10 00 01 11 10
QC 0 0 1 X X 0 X X 1 0
QC
1 0 1 X X 1 X X 1 0

TEKNIK
TEKNIK DI
DIGITAL DASAR 134
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

JB = QA KB = QA

QB QA QB QA
00 01 11 10 00 01 11 10
0 0 0 1 0 0 X X X X
QC QC
1 X X X X 1 0 0 1 0

JC = QA QB KC = QA QB

(b) Perancangan Pencacah Naik Sinkron 3-bit dari FF-JK

OUTPUT
Q A Q B Q C

+ 5 Volt

SET SET SET

J Q J Q J Q
A B C
K CLR
Q K CLR
Q K CLR
Q

(c) Diagram Rangkaian Pencacah Naik Sinkron 3-bit dari FF-JK

1 2 3 4 5 6 7 8 9 10

Q A

Q B

Q C

(d) Bentuk Gelombang Pencacah Naik Sinkron 3-bit dari FF-JK

Gambar 8.9 Pencacah Naik Sinkron 3-bit dari FF-JK

8.6 Penundaan Perambatan Pada Pencacah Serempak (Synchronous)

Keluaran setiap FF berubah secara serempak oleh pulsa Clock, sehingga
penundaan perambatan total Pencacah paralel adalah tpd FF + tpd Gate logika yang
digunakan, jadi perioda pulsa Clock :

TEKNIK
TEKNIK DI
DIGITAL DASAR 135
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

1
TClock  t pd FF  t pd Gate atau f maks  t FF  t Gate
pd pd

Penundaan perambatan oleh Gate logika seringkali menyebabkan

munculnya gelombang paku (glitch atau spike) pada bentuk gelombang di
keluaran, namun waktunya relatif cepat dibanding pada Pencacah ripple.
Disamping itu perubahan pada masukan J dan K bersamaan atau bahkan lebih
cepat (race condition) terhadap perubahan transisi pulsa Clock, hal ini dapat
diatasi dengan pemakaian FF jenis Master-Slave.
2.7 IC Pencacah Serempak (Synchronous) / Paralel
IC 74193 adalah Pencacah paralel 4-bit naik atau turun yang dapat dihapus
(clear) dan di-set ke hitungan yang diinginkan, gambar 8.10 menunjukkan
diagram penyemat dan 74193.
4 Keluaran dari FF master-slave yang dipicu oleh transisi level rendah ke
tinggi dari salah satu masukan Clock hitungan naik (count-up) atau turun (count-
down) yang menentukan urutan hitungan naik atau turun. Keempat Pencacah
dapat diprogram, yaitu tiap keluaran dapat dipreset atau clear oleh masukan data
yang diinginkan pada masukan data, apabila masukan Load adalah rendah.
Pencacah sebagai pembagi mod-N dengan memodifikasi panjang hitungan oleh
masukan preset.
Masukan Clear tinggi membuat semua keluar menjadi rendah, yang tidak
tergantung pada masukan hitungan (count) dan Load. Pencacah dapat dibuat
bertingkat dengan menghubungkan keluaran Borrow dan Carry ke masukan
Count-down dan Count-up.

TEKNIK
TEKNIK DI
DIGITAL DASAR 136
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Input Output Input

Data Data Data

V CC A Clear Borrow Carry Load C D

16 15 14 13 12 11 10 9

74193

1 2 3 4 5 6 7 8

Data Q B Q A Count Count Q C Q D GND

B Down Up

Input Output Input Output

(a) Diagram Penyemat (Pin-out) IC 74193

TEKNIK
TEKNIK DI
DIGITAL DASAR 137
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Clear

Load

B
Input
C

Count-up

Count-down
Q A

Q B
Output
Q C

Q D

Carry

Borrow

Contoh hitungan 0 13 14 15 0 1 2 1 0 15 14 13

Clear Preset Hitungan naik Hitungan turun

(b) Bentuk Gelombang IC Pencacah Paralel 4-Bit Naik/Turun 74193

Gambar 8.10 IC Pencacah Paralel 4-Bit Naik/Turun 74193

TEKNIK
TEKNIK DI
DIGITAL DASAR 138
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

8.7 Pertanyaan
8.7.1 Berapakah jumlah FF yang diperlukan untuk Pencacah mod-128 ?
8.7.2 Suatu Gelombang kotak 8 MHz digunakan sebagai Clock pada Pencacah
ripple 5-bit. Berapakah frekuensi gelombang keluaran pada FF terakhir ?
Berpakah duty cyclenya ?
8.7.3 Pencacah ripple 5-bit dimulai dari 00000, berapakah keluarannya setelah
144 pulsa Clock ?
8.7.4 Susunlah Pencacah ripple yang berhenti sendiri pada hitungan ke 14 ?
8.7.5 Gambarkan bentuk gelombang Pencacah dekade dengan Clock 1 KHz !
Tunjukkan sinyal paku (glitch / spike) yang muncul pada keluaran FF dan
tentukan frekuensi pada keluaran FF tertinggi !
8.7.6 Bilangan terbesar dari Pencacah ripple adalah 4096, berapakah FF yang
diperlukan Pencacah tersebut ? Berapakah frekuensi Clock yang digunakan
untuk mendapatkan frekuensi 550 KHz pada keluaran FF tertinggi ?
8.7.7 Keluaran tertinggi Pencacah ripple menghasilkan 875 pulsa untuk setiap
896.000 pulsa Clock dengan frekuensi 128 KHz.
a. Berapakah jumlah FF yang dimiliki Pencacah tersebut ?
b. Berapakah perioda pada FF tertinggi ?
8.7.8 Gambarkanlah diagram waktu dan tabel hitungannya yang menunjukkan
seluruh keluaran Pencacah ripple yang ditunjukkan pada gambar dibawah !
(Anggaplah semua keluaran FF awalnya di-set 1)

Q A
Q B
Q C
Q D

1 SET 1 SET 1 SET 1 SET

T Q T Q T Q T Q

CLR
Q CLR
Q CLR
Q CLR
Q

(a)

TEKNIK
TEKNIK DI
DIGITAL DASAR 139
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Q A
Q B
Q C
Q D

1 SET 1 SET 1 SET 1 SET

T Q T Q T Q T Q

CLR
Q CLR
Q CLR
Q CLR
Q

(b)
1 SET 1 SET 1 SET 1 SET
T Q T Q T Q T Q

CLR
Q CLR
Q CLR
Q CLR
Q

Q A
Q B
Q C
Q D

(c)
Gambar 8.11 Untuk Soal 8.7.8

8.7.9 Gambarkanlah tabel hitungan dan modulus serta diagram waktu yang
menunjukkan glitch pada keluaran Pencacah gambar 8.12 dibawah !

Q A Q B Q C Q D

1 SET 1 SET 1 SET 1 SET

T Q T Q T Q T Q

CLR
Q CLR
Q CLR
Q CLR
Q

Gambar 8.12 Untuk Soal 8.7.9

8.7.10 Rancanglah Pencacah ripple dengan diagram waktunya yang menghitung

mulai 111, 110, 101, 100, 011, 000 kembali lagi ke 111 dan seterusnya !
8.7.11 Sinyal Clock pada suatu sistem digital mempunyai perioda 250 ndetik,
yang digunakan untuk menghasilkan dua sinyal sinkronisasi pada
frekuensi 50 KHz dan 1,25 KHz dengan Pencacah mod-5, 8 dan 10,
gambarkanlah blok diagramnya !

TEKNIK
TEKNIK DI
DIGITAL DASAR 140
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

8.7.12 Pencacah ripple disusun dengan menggunakan FF yang mempunyai waktu

penundaan perambatan 35 ndetik. Jika frekuensi Clock adalah 2 MHz,
berapakah modulus maksimum Pencacah ?
8.7.13 Rancanglah Pencacah paralel 4-bit dengan menggunakan FF-JK yang
menghitung dengan urutan ganjil dimulai dari 0001 kembali lagi ke awal
dan seterusnya ! Gambarkanlah diagram waktunya !
8.7.14 Tunjukkan bagaimana IC Pencacah 7493 dapat dioperasikan sebagai
Pencacah ripple mod-10 dan 12 ! Berapakah frekuensi keluaran Q D apabila
frekuensi Clocknya 690 KHz ?
8.7.15 Susunlah IC Pencacah 7493 yang digunakan untuk menghasilkan pulsa
dengan frekuensi 7,5 KHz di keluaran QD pada frekuensi Clock 45 KHz !
8.7.16 Berapakah modulus Pencacah yang dihasilkan IC 7493 dengan susunan
seperti gambar 8.13 dibawah ?
Q A
Q B
Q C
Q D

Q Q Q Q
CLK A
A B C D

CLK CLR Q CLR Q CLR Q CLR Q

B

Clock R 01

R 02

Gambar 8.13 Untuk Soal 8.7.16

TEKNIK
TEKNIK DI
DIGITAL DASAR 141