Praktikum Sistem Digital 2018

MODUL V
RANGKAIAN COUNTER DAN REGISTER
5.1 TUJUAN
1. Memahami aplikasi dasar dari flip-flop.
2. Memahami prinsip kerja dari counter.
3. Memahami prinsip kerja dari register.

5.2 PERCOBAAN
1. Menggambar rangkaian di bawah ini dengaan menggunakan aplikasi simulator:

Gambar 5.1 Rangkaian permasalahan pertama.

a. Mengidentifikasi jenis rangkaian logika berdasarkan gambar 5.1.

b. Membuat tabel kebenaran dari rangkaian tersebut berdasarkan hasil simulasi.
c. Menyusun kesimpulan berdasarkan tabel kebenaran dan timing diagram yang
telah dibuat.

2. Membuat rangkaian di bawah ini pada aplikasi simulator, membuat tabel

kebenarannya dan mengidentifikasi jenis rangkaiannya.

Gambar 5.2 Rangkaian permasalahan kedua.

3. Membuat rangkaian register selain menggunakan D flip-flop.
4. Membuat rangkaian serial in paralel out dan tabel kebenarannya.

5.3 HASIL PERCOBAAN

Program Studi Teknik Informatika Modul V-1
 Praktikum Sistem Digital 2018

1. Membuat rangkaian dan mengidentifikasi jenis rangkaiannya

Gambar 5.3 Rangkaian synchronous counter up.

Dibawa ini merupakan Tabel kebenaran synchronous counter up.
Tabel 5.1 Tabel kebenaran rangkaian synchronous counter up.
Clock pulse Output JK-A Output JK-B Output JK_C Output JK-D
1 0 0 0 0
2 0 0 0 1
3 0 0 1 0
4 0 0 1 1
5 0 1 0 0
6 0 1 0 1
7 0 1 1 0
8 0 1 1 1
9 1 0 0 0
10 1 0 0 1
11 1 0 1 0
12 1 0 1 1
13 1 1 0 0
14 1 1 0 1
15 1 1 1 0
16 1 1 1 1
Dan ketika rangkaian tersebut mencapai clock pulse ke-15, maka output-nya akan
di-reset kembali menjadi 0000 dan begitupun seterusnya.
Untuk timing diagram-nya di analisis dibawah ini:

Gambar 5.5 Timing diagram rangkaian synchronous counter up

1. Membuat rangkaian, mengidentifikasi jenis rangkaiannya, dan membuat tabel
kebenaran dari rangkaian yang ada.

Gambar 5.6 Rangkaian ring counter.

Rangkaian diatas adalah rangkaian ring counter.
Untuk Tabel kebanaran Rangkaian ring counter sebagai berikut :

Program Studi Teknik Informatika Modul V-2

 Praktikum Sistem Digital 2018

Tabel 5.2 Tabel kebenaran Rangkaian ring counter.

Clock
Q0 Q1 Q2 Q3
pulse
1 0 0 0 0
2 1 0 0 0
3 1 1 0 0
4 1 1 1 0
5 1 1 1 1
6 0 1 1 1
7 0 0 1 1
8 0 0 0 1
Setelah clock pulse ke-8, kondisi output akan di-reset kembali menjadi
Q1= 0, Q2=0, Q3=0, dan Q4=0.
2. Membuat rangkaian register 4 bit menggunakan selain D flip-flop.
Dibawah ini adalah Rangkaian yang dibuat dengan JK flip-flop :

Gambar 5.7 Rangkaian register serial in paralel out.

Tabel kebenaran dari rangkaian tersebut adalah sebagai berikut:
Tabel 5.3 Tabel kebenaran register serial in paralel out.
Clock
Q0 Q1 Q2 Q3
pulse
1 0 0 0 0
2 1 0 0 0
3 1 1 0 0
4 1 1 1 0
5 1 1 1 1

3. Membuat rangkaian register serial in paralel out dan tabel kebenarannya.

Program Studi Teknik Informatika Modul V-3

 Praktikum Sistem Digital 2018

Gambar 5.8 Rangkaian register serial in paralel out.

Tabel kebenaran dari rangkaian tersebut adalah sebagai berikut:
Tabel 5.4 Tabel kebenaran register serial in paralel out.
Clock
Q0 Q1 Q2 Q3
pulse
1 0 0 0 0
2 1 0 0 0
3 1 1 0 0
4 1 1 1 0
5 1 1 1 1
Ketika pulse clock ke-5, tidak ada perubahan pada output-output
rangkaian tersebut sehingga output-nya akan terus bernilai 1 walapun pulse
clock-nya terus bergerak.

5.4 PEMBAHASAN
Pada percobaan pertama terdapat sebuah rangkaian yang jika di
simulasikan adalah merupakan rangkaian synchronous counter-up rangkaian
ini memiliki pemicu flip-flop yang bersamaan dipicu dengan salah satu sumber
clock dengan susunan flip-flop secara Parallel.
Pada percobaan kedua rangkaian yang telah di simulasikan merupakan
rangkaian dari ring counter, dia bekerja tidak mencacah bilangan biner tetapi
memiliki 1 bit tinggi dan digunakan untuk mengendalikan suatu deretan
operasi pada Gambar 5.5 rangkaian ini tidak dapat aktif pada setiap saat ,
hanya satu diantara beberapa piranti yang ada.
Pada percobaan ketiga rangkaian register dapat disusun dengan rangkaian
selain D flip-flop yaitu dengan rangkaian JK flip-flop, JK flip-flop adalah suatu
rangkaian yang bersifat universal diantara rangkaian lainnya karena JK flip-
flop memiliki sifat flip-flop lainnya.Jenis rangkaian register pada Gambar 5.6
merupakan rangkaian Register PIPO ( Parallel in Parallel Out) yang bekerja

Program Studi Teknik Informatika Modul V-4

 Praktikum Sistem Digital 2018

dengan cara mengubah nilai dari data yang digeser dengan format data yang
tetap.
Pada percobaan yang ke empat, hasil simulasi dari rangkaian serial in
parallel out,terdapat pada Gambar 5.7 rangkaian ini akan menggeser data
secara seri dan mengeluarkannya dengan format parallel tanpa mengubah nilai
dari data tersebut.

5.5 KESIMPULAN
Berdasarkan percobaan yang telah dilakukan, dapat disimpulkan sebagai
berikut:
1. Rangkaian flip-flop dapat dibentuk menjadi counter ataupun register selama
masih memenuhi kaidah dan syarat-syarat yang berlaku.
2. Prinsip kerja dari Counter atau pencacah terdiri dari dua jenis yakni counter up
dan counter down, dan dibagi menjadi 2 jenis yaitu synchronous counter dan
asynchronous counter.
3. Rangkaian register adalah rangkaian yang digunakan untuk menyimpan data,
dimana rangkaian ini dapat dibuat dengan mneggunakan DFF ataupun JKFF
selama masih memenuhi kaidah yang berlaku.

5.6 REFERENSI
[1] Bimantoro, Fitri, “Sistem Karnaugh Maps” , Mataram : TI UNRAM , 2018.

[2] Ibrahim, K.F., “Teknik Digital” , Yogyakarta : ANDI , 1996.

Program Studi Teknik Informatika Modul V-5