MODUL III

RANGKAIAN FLIP – FLOP

3.1 TUJUAN PRAKTIKUM

1. Memahami jenis-jenis dan karakteristik flip-flop.
2. Dapat membuat rangkaian flip-flop menggunakan gerbang dasar.
3. Memahami prinsip kerja berbagai jenis rangkaian flip-flop.
4. Dapat mengaplikasikan rangkaian flip-flop untuk rangkaian kombinasional yang
lain.
3.2 DASAR TEORI
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara
(latch) di mana bagian output-nya akan merespon input dengan cara mengunci nilai input
yang diberikan atau mengingat input tersebut. Flip-flop dapat dirangkai dari gerbang logika,
juga dapat diperoleh dalam bentuk IC [1].
SR flip-flop dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua
gerbang NOR. Flip-flop mempunyai dua masukan dan keluaran. SR flip-flop mempunyai
dua input, yaitu S= Set dan R= Reset. Mempunyai dua output, yaitu Q dan Q’ [1].
JK flip-flop adalah SR-FF yang telah dimodifikasi sedemikian rupa. Sebuah JK-FF
dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan
tambahan tersebut, apabila input J dan keduanya bernilai “1” akan membuat kondisi output
berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan
Toggle [1].
D flip-flop merupakan modifikasi dari RS flip-flop dengan tambahan gerbang pembalik
pada masukan R sehingga masukan R merupakan komplemen dari masukan S. Saat D = 0
keadaan flip-flop reset (Q = 0), sedangkan bila D = 1 maka keadaan flip-flop set (Q = 1) [1].
T flip-flop mempunyai satu masukan T (toggle) yang akan menyebabkan berubahnya
keadaan keluaran pada pulsa masukan. Flip-flop tipe T dapat dibuat dengan mengumpang
balik Q ke R dan dari S [2].
Latch merupakan peranti yang dwi mantap, yaitu rangkaian yang memiliki dua keadaan
yang diberi simbol keadaan 0 dan 1. Perbedaan utama antara latch dan flip-flop adalah
bahwa latch, output mereka terus-menerus dipengaruhi oleh input mereka selama sinyal
diaktifkan dinyatakan. Dengan kata lain, ketika mereka diaktifkan, konten mereka segera
berubah ketika masukan mereka berubah. Flip-flop, di sisi lain memiliki konten yang hanya
berubah baik di tepi naik atau turun dari sinyal aktifkan. Sinyal pengendali ini merupakan

1
sinyal pengontrol jam. Setelah tepi jam naik atau turun, konten flip-flop tetap konstan
bahkan jika input berubah [3].
Clock merupakan pulsa atau denyut listrik periodik yang memiliki periode tertentu.
Sedangkan timing diagram adalah diagram yang menggambarkan bentuk-bentuk sinyal atau
pulsa input dan output suatu rangkaian logika. Timing diagram digunakan untuk
menyelidiki tingkah laku objek sepanjang periode waktu tertentu [4].
3.3 PERMASALAHAN/KASUS
1. Mengsimulasikan kedua rangkaian ini kemudian membuat tabel kebenarannya,
membandingkan kedua tabel tersebut dan memberi nama pada kedua rangkaian tersebut
berdasarkan hasil yang didapatkan.

Gambar 3.1 Rangkaian 1 Percobaan Pertama

Gambar 3.2 Rangkaian 2 Percobaan Pertama

2
2. Mengsimulasikan rangkaian berikut dan membuat tabel kebenarannya serta
mengidentifikasi rangkaian tersebut kemudian memaparkan perbedaan dengan
rangkaian nomor 1.

Gambar 3.3 Rangkaian 1 Percobaan Kedua

3. Membuat rangkaian pembagi frekuensi (1/16) menggunakan flip-flop dan tabel
kebenaran.
3.4 HASIL PERCOBAAN DAN ANALISA
1. Mengsimulasikan kedua rangkaian ini kemudian membuat tabel kebenarannya,
membandingkan kedua tabel tersebut dan memberi nama pada kedua rangkaian tersebut
berdasarkan hasil yang didapatkan.
a. Rangkaian 1 Percobaan Pertama

Gambar 3.4 Rangkaian SR Latch dengan gerbang NOR

Tabel 3.1 Tabel Kebenaran Yang Diuji
INPUT OUTPUT
Ket.
A B Q Q’
0 0 1 1 Invalid
0 1 1 0 Set
1 0 0 1 Reset
1 1 Q Q’ No Change

3
Rangkaian yang didapat:

Gambar 3.5 Rangkaian SR Latch Gerbang NAND

Tabel 3.2 Tabel Kebenaran SR Latch
S R Q
0 0 Q = Q' = 1
0 1 1
1 0 0
1 1 Q0
Berdasarkan hasil percobaan dapat diketahui bahwa Gambar 3.4 merupakan
rangkaian SR Latch dengan gerbang NOR. Jika memperhatikan kembali pada Tabel
3.1 dan Tabel 3.2 dapat dilihat bahwa output keduanya bersifat ekuivalen. Hal ini
menunjukkan bahwa rangkaian SR Latch gerbang NAND dapat dibentuk dengan
rangkaian gerbang NOR seperti pada Gambar 3.4 .
b. Rangkaian 2 Percobaan Pertama

Gambar 3.6 Rangkaian SR Latch dengan Gerbang NAND

Tabel 3.3 Tabel Kebenaran yang Diuji
INPUT OUTPUT
Ket.
A B Q Q’
1 1 0 0 Invalid
1 0 0 1 Reset
0 1 1 0 Set
0 0 Q Q’ No Change

Rangkaian yang didapat:

Gambar 3.7 Rangkaian SR Latch Gerbang NOR

4
 Tabel 3.4 Tabel Kebenaran SR Latch Gerbang NOR
S R Q Ket
0 0 Q0 No Change
0 1 0 Reset
1 0 1 Set
1 1 Q = Q' =0 Invalid
Pada percobaan kedua berikut, dapat dilihat pada Tabel 3.3 dan Tabel 3.4 bahwa
kedua rangkaian tersebut memiliki output yang bernilai ekuivalen. Hal ini menunjukkan
bahwa rangkaian SR Latch gerbang NOR seperti pada Gambar 3.7 dapat dibentuk
dengan rangkaian gerbang NAND seperti pada Gambar 3.6.
2. Mengsimulasikan rangkaian berikut dan membuat tabel kebenarannya serta
mengidentifikasi rangkaian tersebut kemudian memaparkan perbedaan dengan
rangkaian nomor 1.

Gambar 3.8 Rangkaian D Flip-flop

Tabel 3.5 Tabel Kebenaran D Flip-flop

INPUT OUTPUT
Ket.
A B Q Q’
0 0 - - No Change
0 1 - - No Change
1 0 0 1 Reset
1 1 1 0 Set
Setelah melakukan uji coba rangkaian pada Gambar 3.8 didapatkan hasil bahwa
rangkaian tersebut memiliki tabel kebenaran yang sama dengan rangkaian Delay flip-flop
(D-FF). Jadi, rangkaian tersebut merupakan rangkaian D-FF yang hanya tersusun atas
gerbang NOR. Rangkaian ini juga memiliki 1 input-an dan 1 sinyal clock serta gerbang NOT
pada salah satu input-nya. Jika dibandingkan dengan rangkaian pada nomor 1 yang
merupakan rangkaian latch, maka keberadaan gerbang NOT akan menjadi pembeda dari
kepenyusunan kedua rangkaian tersebut. Selain itu, rangkaian latch lebih sensitif terhadap
perubahan input dan rangkaian flip-flop lebih sensitif pada perubahan clock yang masuk.

5
3. Membuat rangkaian pembagi frekuensi (1/16) menggunakan flip-flop dan tabel
kebenaran.

Gambar 3.9 Rangkaian Pembagi Frekuensi 1/16 dengan JK Flip-flop

Pada percobaan ke-empat, membuat rangkaian pembagi frekuensi 1/16 dapat dibuat
dengan JK flip-flop. Hal ini dikarenakan 1 buah JK flip-flop dapat membagi frekuensi
sebanyak (1/2 n) dengan n merupakan simbol banyaknya JK flip-flop yang digunakan. Pada
percobaan ini digunakan pembagi frekuensi 1/16 yang berarti digunakan 4 rangkaian JK flip-
flop seperti pada Gambar 3.9.
Tabel 3.6 Tabel Kebenaran Rangkaian Pembagi Frekuensi 1/16
CLK Q1 Q2 Q3 Q4
1 0 0 0 0
2 1 0 0 0
3 0 1 0 0
4 1 1 0 0
5 0 0 1 0
6 1 0 1 0
7 0 1 1 0
8 1 1 1 0
9 0 0 0 1
10 1 0 0 1
11 0 1 0 1
12 1 1 0 1
13 0 0 1 1
14 1 0 1 1
15 0 1 1 1
16 1 1 1 1

6
3.5 KESIMPULAN
Dari penelitian kali ini dan ada beberapa pekerjaan yang kita lakukan didapatkan hasil
sebagai berikut, yaitu:
1. Flip-flop memiliki beberapa jenis rangkaian, seperti JK flip-flop, D flip-fop, SR flip-flop
dan T flip-flop dan memiliki karakteristik yang berbeda-beda.
2. Prinsip kerja dari rangkain flip-flop dibandingkan dengan prinsip dari kerja transistor
sebagai saklar adalah sama.
3. Rangkaian flip-flop dapat dirangkai kembali menggunakan gerbang dasar AND, NOT,
dan OR serta dikombinasikan dengan rangkaian gerbang kombinasional NAND atau
NOR. Flip-flop RS merupakan awal dari semua flip-flop dimana flip-flop ini dapat juga
dibuat dengan dua gerbang NOR dan dua gerbang NAND.
4. Rangkaian pembagi frekuensi menggunakan rangkaian JK flip-flop dimana 1 rangkaian
ini akan membagi 2 frekuensi yang masuk, maka untuk membagi frekuensi ke dalam
1/16 bagian, maka dibutuhkan 4 rangkaian dari JK flip-flop.

7
 DAFTAR PUSTAKA

[1] Jevanda, B. S. MODUL PRAKTIKUM RANGKAIAN DIGITAL UNTAI LACTH

DAN FLIP-FLOP. Diss. STMIK AKAKOM Yogyakarta, 2007.
[2] Jan, Multazamar, and Rismon H. Sianipar. "PERANCANGAN SIMULATOR
RANGKAIAN LOGIKA DENGAN VISUAL C++." DIELEKTRIKA 2.2 (2017): 151-
163.
[3] Widyastuti, Widyastuti, HamzahAfandi, and Ganjar Febriyani Pratiwi.
"PerancanganDiskrit D Flip-flop MenggunakanTeknologi CMOS 0.35 µm."
PROSIDING SEMINAR NASIONAL & INTERNASIONAL. Vol. 1. No. 1. 2018.
[4] Mismail, Budiono, Dasar-Dasar Rangkaian Logika Digital, Edisi 2. Malang, Penerbit
ITB, 1997.