MULTIPLEKSER DAN DEMULTIPLEKSER

1. Multiplekser

Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang menerima beberapa input
data, dan untuk suatu saat tertentu hanya mengizinkan satu data input masuk ke output, yang diatur
oleh input selektor. Oleh karena itu, MUX memiliki fungsi sebagai pengontrol digital. MUX memiliki
kanal input lebih besar dari 1 (minimal 2 atau kelipatan 2), dan hanya memiliki 1 kanal output. Jumlah
selektor dilihat dari banyaknya kanal input (n).

Diagram multiplekser secara umum ditunjukkan oleh gambar di bawah ini.

MUX 2 kanal 1 bit menunjukkan MUX dengan 2 kanal input (A dan B ) dan 1 selektor (S) dan 1 bit
Output Y.
Tabel Kebenaran

Selektor Output Persamaan Output (Y)

S Y
0 A
1 B

Rangkaiannya:

MUX 4 Kanal 1 Bit

MUX 4 kanal 1 bit menunjukkan MUX dengan 4 kanal input (A, B, C, dan D ) dan 2 selektor (S0 dan
S1) dan 1 bit Output Y.
 Persamaan Output (Y)

S0 dan S1 digunakan untuk memilih (seleksi) input (A, B, C, D) yang akan dikeluarkan ke Output Y

Perhatikan tabel kebenaran berikut:

Selektor Output
S1 S0 Y
0 0 A
0 1 B
1 0 C
1 1 D

Penggunaan Multiplekser
Multiplekser dapat digunakan pada :
• Seleksi data
• Data routing (perjalanan data)
Multiplekser biasanya menentukan perjalanan data dari satu sumber data diantara beberapa
sumber ke satu tujuan.
• Operation sequencing (pengurutan operasi)
• Konversi parallel ke seri
Kebanyakan system digital memproses data biner secara parallel (seluruh bit secara
serentak), karena teknik ini lebih cepat. Tetapi apabila data ini harus disalurkan ke tempat-
tempat yang relative jauh, susunan parallel ini menjadi tidak efektif, karena memerlukan
banyak saluran transmisi.Oleh karena itu, data biner berbentuk parallel sering diubah
menjadi bentuk seri sebelum disalurkan ke tujuan yang jauh.
• Menghasilkan bentuk gelombang
• Menghasilkan fungsi logika
2. DEMULTIPLEKSER

Demultiplekser (De-Mux) atau disebut juga distributor data. De-Mux memiliki satu kanal input
yang didistribusikan ke beberapa kanal output. Selektor input menentukan ke output mana input
data akan didistribusikan. Jumlah selektor dilihat dari banyaknya kanal output.

Diagram umum dari demultiplekser ditunjukkan oleh gambar dibawah ini

Selektor

DE-MUX 2 Kanal 1 bit

De-Mux jenis ini memiliki satu buah kanal input satu bit dan dua buah kanal output satu bit.

Persamaan Output :
 Selektor Output
S Y0 Y1
0 A 0
1 0 A

DE-MUX 4 Kanal 1 bit

De-Mux ini memiliki 1 kanal input 1 bit , 2 kanal selector dan 4 kanal output

Y0
A Y1
Output
Input Demultiplekser Y2
Y3

S0 S1
Rangkaiannya:

S1 dan S0 digunakan untuk memilih Output (Y0,Y1,Y2,Y3) mana yang akan dilewatkan oleh input
A.

Selektor Output

S1 S0 Y0 Y1 Y2 Y3

0 0 A 0 0 0
0 1 0 A 0 0
1 0 0 0 A 0
1 1 0 0 0 A
Contoh Soal
1. Realisasikan persamaan logika dibawah ini dengan: MUX 2 kanal 1 bit dan MUX 4 kanal 1 bit.

a. MUX 2 Kanal 1 bit dimana C sebagai Selektor

Tabel kebenaran

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Jika C sebagai selector maka tabel kebenaran akan menjadi:

Selektor Input Output

C A B Y
0 0 0
0 1 1
0
1 0 0
1 1 0

0 0 1
0 1 1
1
1 0 0
1 1 1

Realisasi MUX 2 kanal 1 bit :

b. MUX 4 Kanal 1 bit dimana A dan B sebagai selektor
Tabel kebenaran

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Jika A(S0) dan B(S1) sebagai selector maka tabel kebenaran akan menjadi:

Selektor Input Output

A(S0) B(S1) C Y
0 0 0 0
0 0 1 1

0 1 0 1
0 1 1 1

1 0 0 0
1 0 1 0

1 1 0 0
1 1 1 1

Realisasi :
Contoh 2
Sebuah DE-MUX 4 kanal di realisasikan pada rangkaian berikut tentukan persamaan output (F) dari
rangkaian tersebut.

Tabel Kebenaran

A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

Dari tabel kebenaran diatas dapat dibuatkan persamaan logika berikut: