Praktikum Sistem Digital 2021

MODUL III
FLIP – FLOP
3.1 TUJUAN
1. Memahami jenis-jenis dan karakteristik flip-flop.
2. Dapat membuat rangkaian flip-flop menggunakan gerbang dasar.
3. Memahami prinsip kerja berbagi jenis rangkaian flip-flop.
4. Dapat mengaplikasikan rangkaian flip-flop untuk rangkaian kombinasional yang lain.
3.2 DASAR TEORI
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data
sementara (latch) di mana bagian output akan merespon input dengan cara mengunci nilai
input yang diberikan atau mengingat input tersebut. Flip-flop dapat dirangkai dari gerbang
logika, juga dapat diperoleh dalam bentuk IC [5].
SR flip-flop dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua
gerbang NOR. Flip-flop mempunyai dua masukan dan dua keluaran. SR flip-flop
mempunyai dua input yaitu, S = set dan R = reset. Mempunyai dua output yaitu Q dan Q’
.
[5]

JK flip-flop adalah SR-FF yang telah dimodifikasi sedemikian rupa. Sebuah JK-FF
dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan
tambahan tersebut, apabila input J dan K keduanya bernilai “1” akan membuat kondisi
output berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini
dinamakan toggle [5].
D flip-flop merupakan modifikasi dari RS flip-flop dengan tambahan gerbang
pembalik pada masukan R sehingga masukan R merupakan komplemen dari masukan S.
Saat D = 0 keadaan flip-flop reset (Q = 0) sedangkan bila D = 1 maka keadaan flip-flop set
(Q = 1) [5].
T flip-flop mempunyai satu masukan T (toggle) yang akan menyebabkan berubahnya
keadaan keluaran pada pulsa masukan. Flip-flop tipe T dapat dibuat dengan mengumpan
balik Q ke R dan dari ke S [4].
Latch merupakan peranti yang dwimantap, yaitu rangkaian yang memiliki dua
keadaan yang diberi simbol keadaan 0 dan 1 [5]. Perbedaan utama antara latch dan flip-flop
adalah bahwa untuk latch, output mereka terus-menerus dipengaruhi oleh input mereka
selama sinyal diaktifkan dinyatakan. Dengan kata lain, ketika mereka diaktifkan, konten
mereka segera berubah ketika masukan mereka berubah. Flip-flop, di sisi lain, memiliki

Modul 3 Flip-Flop III-21

 Praktikum Sistem Digital 2021

konten yang hanya berubah baik di tepi naik atau turun dari sinyal aktifkan. Sinyal
pengendali ini merupakan sinyal pengontrol jam. Setelah tepi jam naik atau turun, konten
flip-flop tetap konstan bahkan jika input berubah [13].
Clock merupakan pulsa atau denyut listrik periodik yang memiliki periode tertentu.
Sedangkan timing diagram adalah diagram yang menggambarkan bentuk bentuk sinyal
atau pulsa input dan output suatu rangkaian logika. Timing diagram digunakan untuk
menyelidiki tingkah laku objek sepanjang periode waktu tertentu [8].

Modul 3 Flip-Flop III-22

 Praktikum Sistem Digital 2021

3.3 PERMASALAHAN/KASUS
1. Mensimulasikan kedua rangkaian ini kemudian membuat tabel kebenarannya dan
nama dari rangkaian tersebut.

Gambar 3.1 Rangkaian 1 Percobaan Nomor 1

Gambar 3.2 Rangkaian 2 Percobaan Nomor 1

2. Mensimulasikan rangkaian berikut dan membuat tabel kebenarannya serta

mengidentifikasi rangkaian tersebut kemudian memaparkan perbedaan dengan
rangkaian pada nomor 1.

Gambar 3.3 Rangkaian Percobaan Nomor 2

3. Membuat rangkaian pembagi frekuensi 1/16 menggunakan flip-flop dan tabel

kebenaran.
3.4 HASIL PERCOBAAN DAN ANALISA

Modul 3 Flip-Flop III-23

 Praktikum Sistem Digital 2021

1. Mensimulasikan rangkaian soal nomor 1, membuat tabel kebenaran, dan memberi

nama rangkaian.
a. Rangkaian SR latch dengan gerbang NOR

Gambar 3.4 Rangkaian SR Latch Dengan Gerbang NOR

Berdasarkan Gambar 3.4 dapat kita ketahui bahwa rangkaian di atas adalah
rangkaian SR latch NOR. Rangkaian SR latch NOR ini terdiri dari beberapa buah
gerbang NOR. Rangkaian ini membutuhkan dua input yaitu S (set) dan R (reset).
SR latch NOR menghasilkan dua output yaitu Q dan Q’.
Tabel kebenaran dari rangkaian SR latch gerbang NOR dapat dituliskan
antara lain sebagai berikut:
Tabel 3.1 Tabel Kebenaran Rangkaian SR Latch Gerbang NOR
S R
Q Q’ Keadaan
(A) (B)
0 0 - - No Change
0 1 0 1 Reset
1 0 1 0 Set
1 1 1 1 Invalid

Berdasarkan Tabel 3.1 dapat diketahui bahwa pada rangkaian SR latch NOR,
apabila set bernilai 0 dan reset bernilai 1 maka Q akan bernilai 0 dan Q’ bernilai 1
dan Apabila set bernilai 1 dan reset bernilai 0 maka Q akan bernilai 1 dan Q’
bernilai 0.
b. SR satch dengan gerbang NAND

Gambar 3. 5 Rangkaian SR Latch Gerbang NAND

Berdasarkan Gambar 3.5 diketahui bahwa rangkaian di atas adalah rangkaian

SR latch NAND. Rangkaian ini membutuhkan dua input, yaitu S (set) dan R
(reset). SR latch NAND menghasilkan dua output yaitu Q dan Q’.

Modul 3 Flip-Flop III-24

 Praktikum Sistem Digital 2021

Tabel kebenaran dari rangkaian SR latch gerbang NAND dapat dituliskan

antara lain sebagai berikut:
Tabel 3.2 Tabel Kebenaran Rangkaian SR Latch Gerbang NAND
S R
Q Q’ Keadaan
(A) (B)
0 0 1 1 Invalid
0 1 1 0 Set
1 0 0 1 Reset
1 1 - - No Change

Berdasarkan Tabel 3.2 dapat kita kita ketahui bahwa pada rangkaian SR
latch NAND, Apabila set bernilai 0 dan reset bernilai 1, maka Q akan bernilai 1
dan Q’ bernilai 0, Sedangkan apabila set bernilai 1 dan reset bernilai 0, maka Q
akan bernilai 0 dan Q’ akan bernilai 1.
2. Mensimulasikan rangkaian soal nomor 2, membuat tabel kebenaran, mengidentifikasi
rangkaian, dan memaparkan perbedaan.

Gambar 3.6 Rangkaian D Flip-Flop

Berdasarkan Gambar 3.6 dapat kita ketahui bahwa rangkaian di atas merupakan
rangkaian D flip-flop. D flip-flop adalah rangkaian set-reset flip-flop (SR flip-flop)
yang dimodifikasi dengan penambahan inverter atau gerbang NOT untuk mencegah
input S dan R menjadi keluaran yang invalid.
Tabel kebenaran dari rangkaian D flip-flop di atas dapat dituliskan antara lain
sebagai berikut:
Tabel 3.3 Tabel Kebenaran Rangkaian D Flip-Flop
Clock/Enable D Q Q’ Keadaan
0 0 - - No Change
0 1 - - No Change
1 0 0 1 Reset
1 1 1 0 Set

Berdasarkan Tabel 3.3 dapat kita ketahui bahwa pada rangkaian D flip-flop,
apabila clock bernilai 1 dan D bernilai 0, maka Q bernilai 0 dan Q’ bernilai 1,
sedangkan apabila clock bernilai 1 dan D bernilai 1, maka Q bernilai 1 dan Q’ bernilai
0.
Modul 3 Flip-Flop III-25
 Praktikum Sistem Digital 2021

Terdapat perbedaan antara rangkaian nomor 2 dengan rangkaian nomor 1.

Rangkaian nomor 2, yakni D flip-flop tidak memungkinkan dihasilkannya keluaran
invalid state, dikarenakan adanya penambahan gerbang NOT pada rangkaian tersebut
sehingga keadaan keluaran high dari dua input tidak mungkin terjadi. sedangkan pada
rangkaian nomor 1, yakni SR latch, masih memungkinkan terjadinya keluaran invalid
state.
3. Membuat rangkaian pembagi frekuensi 1/16 menggunakan flip-flop disertai dengan
tabel kebenarannya.

Gambar 3.7 Rangkaian Pembagi Frekuensi 1/16

Tabel 3.4 Tabel Kebenaran Rangkaian Pembagi Frekuensi 1/16

Clock Q1 Q2 Q3 Q4
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 1 1 0
8 0 0 0 1
9 1 0 0 1
10 0 1 0 1
11 1 1 0 1
12 0 0 1 1
13 1 0 1 1
14 0 1 1 1
15 1 1 1 1

Berdasarkan Gambar 3.7 diketahui bahwa rangkaian pembagi frekuensi 1/16

adalah rangkaian yang terdiri dari 4 rangkaian JK flip-flop dengan 2 input serta 1
ouput. Pembuatan rangkaian pembagi dengan frekuensi 1/16 dilakukan dengan
merangkai 4 JK flip-flop dengan 2 input yang sejenis dan 1 clock serta 1 output yang
disambungkan dengan lampu LED. Terdapat 4 rangkaian JK flip-flop yang akan dibagi
frekuensinya dari rangkaian pertama yang berfrekuensi 1/16 dan hingga rangkaian
keempat menjadi frekuensi 1/2 yaitu 0 dan 1 kemudian dihubungkan dengan LED
yang menyala karena setiap rangkaian memberikan energi atau output yang berbeda
beda.

Modul 3 Flip-Flop III-26

 Praktikum Sistem Digital 2021

3.5 KESIMPULAN
Berikut kesimpulan yang dapat diambil dari praktikum sistem digital modul flip-flop,
antara lain sebagai berikutt:
1. Rangkaian flip-flop terdiri dari beberapa jenis, yaitu SR flip-flop, D flip-flop, JK flip-
flop, dan T flip-flop di mana setiap jenis flip-flop tersebut memiliki karakteristik
masing-masing.
2. Rangkaian flip-flop dapat dibuat dari beberapa gerbang dasar seperti gerbang AND,
gerbang NOT, dan gerbang OR.
3. Prinsip kerja dari masing-masing rangkaian flip-flop hampir mirip satu sama lain,
tetapi terdapat sedikit perbedaan antar rangkaian SR flip-flop dan JK flip-flop di mana
nilai SR flip-flop invalid saat kedua input bernilai 1, tetapi bersifat toggle apabila
berada pada rangkaian JK flip- flop.
4. Pengaplikasian rangkaian flip-flop untuk rangkaian kombinasional lain adalah sebagai
pembagi frekuensi. Rangkaian pembagi frekuensi dapat dibuat menggunakan T flip-
flop, di mana 1 T flip-flop yang input T=1 membagi frekuensi menjadi setengah dari
awal.

Modul 3 Flip-Flop III-27