4.

1 Tujuan
1. Mampu memahami karakteristik masing-masing flip-flop
2. Mempelajari dan memahami rangkaian RS Flip-flop yang dibuat dari
gerbang logika NAND
3. Mempelajari dan memahami rangkaian RS Flip-flop yang dibuat dari
gerbang logika NOR
4. Mampu memahami rangkaian dan kerja D Flip-flop
5. Mampu memahami rangkaian dan kerja JK Flip-flop

4.2 Dasar Teori

4.2.1 RS Flip-Flop NAND
RS flip-flop , juga dikenal sebagai latch RS, dapat dianggap sebagai
salah satu yang paling dasar rangkaian logika sekuensial. Flip-flop
sederhana ini pada dasarnya adalah perangkat memori bistable satu bit yang
memiliki dua input, satu yang akan "SET" perangkat (artinya output = "1")
dan diberi label S dan yang lain yang akan "RESET" perangkat (berarti
output = “0”) diberi label.
Kemudian uraian RS singkatan dari "Reset-Set". Input reset me-reset
flip-flop kembali ke keadaan semula dengan output Q yang akan berada
pada tingkat logika "1" atau logika "0" tergantung pada kondisi set / reset
ini.
Rangkaian flip-flop RS gerbang dasar NAND memberikan umpan
balik dari kedua outputnya kembali ke input lawannya dan biasanya
digunakan di rangkaian memori untuk menyimpan satu bit data. Kemudian
flip-flop RS benar-benar memiliki tiga input, Set , Reset dan arus output Q
berkaitan dengan keadaan atau riwayat arus.

Gambar 1. Rangkaian RS flip-flop NAND

 Cara termudah untuk membuat set bit dasar set-reset SR flip-flop
adalah menghubungkan dua pasang gerbang input NAND cross-coupled
seperti yang ditunjukkan, untuk membentuk Set-Reset Bistable yang juga
dikenal sebagai LOW RS Gerbang NAND aktif. Latch , sehingga ada
umpan balik dari masing-masing keluaran ke salah satu input gerbang
NAND lainnya.
Perangkat ini terdiri dari dua input, satu disebut Set, S dan yang
lainnya disebut Reset , R dengan dua output Q yang sesuai dan inversnya
atau pelengkap Q (not-Q).
Tabel 1. Tabel kebenaran RS flip flop NAND
S R Q Q́
0 0 Invalid
0 1 1 0
1 0 0 1
1 1 No Changes

Gambar 2. Diagram waktu RS flip flop NAND

Ketidakseimbangan ini dapat menyebabkan salah satu output beralih

lebih cepat daripada yang lainnya yang mengakibatkan flip-flop beralih ke
satu keadaan atau yang lain yang mungkin bukan keadaan yang dibutuhkan
dan korupsi data akan ada. Kondisi yang tidak stabil ini umumnya dikenal
dengan status Meta-stable .
Kemudian, gerbang NAND sederhana RS flip-flop atau gerbang
NAND RS latch dapat diatur dengan menerapkan kondisi "0", (RENDAH)
 logika ke input Set dan reset lagi dengan kemudian menerapkan logika "0"
ke input Reset -nya . RS flip-flop dikatakan berada dalam kondisi "tidak
benar" (Meta-stable) jika kedua input set dan reset diaktifkan bersamaan.
Seperti yang telah kita lihat di atas, gerbang dasar NAND RS flip-flop
memerlukan input "0" logika untuk flip atau mengubah keadaan dari Q ke Q
dan sebaliknya. Namun, kita dapat mengubah rangkaian flip-flop dasar ini
menjadi salah satu yang berubah oleh penerapan sinyal input positif dengan
penambahan dua gerbang NAND tambahan yang dihubungkan sebagai
inverter ke input R dan S seperti yang ditunjukkan.

4.2.2 RS Flip-Flop NOR

Keluaran masing-masing gerbang NOR mendrive salah satu masukan
pada gerbang NOR yang lain. Demikian pula, masukan-masukan S dan R
memungkinkan kita mengeset atau mereset keluaran y. Seperti sebelumnya,
masukan S yang tinggi mengeset Q ke 1; masukan R yang tinggi mereset Q
ke 0. Jika R dan S kedua-duanya rendah, keluaran tetap tergrendel (latched)
atau tertahan pada keadaan terakhirnya. Kondisi pertentangan yakni R dan S
kedua-duanya tinggi pada saat yang sama juga masih terlarang.

Gambar 3. Rangkaian RS flip-flop IC 7402 (NOR)

 Flip flop yang dibangun dengan menggunakan gerbang logika
NOR dinamakan penahann NOR. Masukkan R dalam keadaan 0 dan S
dalam keadaan 1 memberikan keadaan SET. Sedangkan apabila R dalam
keadaan 1 dan S dalam keadaan 0 akan memberikan keadaan RESET.
Namun saat SET dan RESET dalam keadaan 1, akan terjadi keadaan pacu.
Seperti pada tabel kebenaran diatas membuktikan data percobaan sudah
sesuai.

Tabel 2. Tabel kebenaran FF dengan NOR

S R
0 0
0 1
1 0
1 1
Q Q́
No Changes
1 0
0 1
Invalid

Gambar 4. Timing diagram FF NOR

4.2.3 D Flip-Flop
Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-
flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop
sering juga disebut dengan istilah D-FF sehingga lebih mudah
dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama
sebuah memori penyimpan data digital. Input atau masukan pada RS flip-
flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut
dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu
input atau masukan D (data) saja. Model modifikasi RS flip-flop menjadi D
flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke
input R pada RS flip-flop

Gambar 5. Rangkaian IC 555

Gambar 6. Rangkaian D Flip-Flop dengan IC 7474

Penahan D dapat dibuat dengan menggunakan gerbang logika NAND

seperti halnya rangkaian pada flip flop RS. Namun pada Flip flop D kita
menggunankan tambahan Inverter sebelum gerbang NAND. Isyarat digital
yang masuk pada D akan dibagi menjadi 2 jalur. Jalur pertama melewati
inverter lalu ke gerbang NAND yang menghasilkan Keluaran RESET,
sedangkan jalur kedua langsung melewati garbang NAND dan
menghasilkan keluaran SET.
 Tabel 3. Tabel kebenaran D FF
Masukkan Keluaran
En D Q
0 X No Changes
1 0 0
1 1 1

Gambar 7. Timing diagram D FF

4.2.4 JK Flip-Flop
JK flip-flop merupakan flip flop yang dibangun berdasarkan
pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai
komponen dasar suatu counter atau pencacah naik (up counter) ataupun
pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia
digital sering di tulis dengan simbol JK -FF. Dalam artikel yang sedikit ini
akan diuraikan cara membangun sebuah JK flip-flop menggunakan
komponen utama berupa RS flip-flop.

Gambar 8. Rangkaian Flip-Flop dengan IC 7473

 Gambar 9. Rangkaian IC 555

Gambar diatas memperlihatkan salah satu cara untuk membangun

sebuah flip-flop JK, J dan K disebut masukan pengendali karena
menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran
pulsa positif diberikan. Rangkaian RC mempunyai tetapan waktu yang
sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls
sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada
saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat
kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang
bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng
positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh
karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif
berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah,
gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat
mengeset atau mereset flip-flopnya.
Tabel 4. Tabel kebenaran JK Flip flop
CLK J K Q Keterangan
0 0 0 X Latch, kondisi terakhir
1 0 1 0
↑ 1 0 1
↑ 1 1 1 Latch, kondisi terakhir
↑ 1 1 0 Togle
↑ 1 1 1 Togle
↑ 1 1 0 Togle
↑ 0 0 0 Latch, kondisi terakhir
↑ 1 1 0 Latch, kondisi terakhir
↑ 1 1 1 Togle
↑ 1 1 0 Togle

Gambar 10. Timing diagram JK FF

4.3 Alat dan Bahan
1. IC 7400, 7402, 7474, 7473, 555
2. Protoboard
3. Jumper Male-Male
4. DC Supplay
5. Resistor 330 ohm, kapasitor 0,01 uF
6. LED
7. Multimeter
 4.4 Langkah Percobaan
4.4.1 FF – RS dengan NAND
1. Siapkan IC dan komponen yang dibutuhkan
2. Merangkai sesuai gambar rangkaian
3. Menyambungkan input ke power supply
4. Melakukan variasi pada input R dan S
5. Melihat perubahan pada LED (output Q dan Q’)

4.4.2 FF – RS dengan NOR

1. Siapkan IC dan komponen yang dibutuhkan
2. Merangkai sesuai gambar rangkaian
3. Menyambungkan input ke power supply
4. Melakukan variasi pada input R dan S
5. Melihat perubahan pada LED (output Q dan Q’)

4.4.3 D Flip – Flop

1. Siapkan IC dan komponen yang dibutuhkan
2. Merangkai sesuai gambar rangkaian
3. Menyambungkan input ke power supply
4. Melakukan variasi pada input D
5. Melakukan variasi pada PRESET dan CLEAR
6. Melihat perubahan pada LED (output Q dan Q’)

4.4.4 JK Flip - Flop

1. Siapkan IC dan komponen yang dibutuhkan
2. Merangkai sesuai gambar rangkaian
3. Menyambungkan input ke power supply
4. Melakukan variasi pada input J dan K
5. Melihat perubahan pada LED (output Q dan Q’)
4.5 Data Percobaan
4.5.1 RS Flip Flop dengan NAND (IC 7400)
Tabel 5. Data percobaan rangkaian flip flop RS dengan NAND
Input Output
R S Q Q
0 0 1 1
0 1 0 1
1 0 1 0
1 1 0 0

4.5.2 RS Flip Flop dengan NOR (IC 7402)

Tabel 6. Data percobaan rangkaian flip flop RS dengan NOR
Input Output
R S Q Q
0 0 1 0
0 1 1 0
1 0 0 1
1 1 0 0
4.5.3 D Flip Flop (IC 7474)
Tabel 7. Data percobaan rangkain D flip flop
Input Output
Preset Clear D Q Q
0 0 0 1 1
0 0 1 1 1
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 1 0

4.5.4 JK Flip Flop (IC7473)

Tabel 8. Data percobaan rangkaian JK flip flop
Input Output
J K Clear Q Q
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 1 0
1 1 0 0 1
1 1 1 0 1
4.6 Analisa dan Pembahasan
4.6.1 RS Flip Flop dengan NAND (IC 7400)
Tabel 9. Data percobaan rangkaian flip-flop RS dengan NAND
Input Output
R S Q Q
0 0 1 1
0 1 0 1
1 0 1 0
1 1 0 0

Pada Tabel 9, didapatkan ketika input R dan S diberi logika 0 maka

output Q dan Q berlogika 1. Sebaliknya, jika input R dan S diberi logika 1 maka

output Q bernilai 0 dan Q bernilai 1. Dan apabila input R diberi logika 0

sedangkan S diberi logika 1 maka output Q bernilai 0 dan Q bernilai 1. Jika input

R diberi logika 1 sedangkan S diberi logika 0, maka output Q bernilai 1 dan Q

bernilai 0.

Tabel 10. Perbandingan data percobaan dengan tabel kebenaran rangkaian flip-flop RS dengan
NAND
Data Percobaan Tabel Kebenaran
Input Output Input Output
R S Q Q R S Q Q
0 0 1 1 0 0 Invalid
0 1 0 1 0 1 0 1
1 0 1 0 1 0 1 0
1 1 0 0 1 1 No Change
Dari Tabel 10, dapat dilihat ketika R = 0 dan S = 0 output LED Q dan Q
hidup, ini sesuai dengan tabel kebenaran flip-flop RS dengan NAND yaitu invalid
(kedua output bernilai 1). Pada percobaan dengan nilai inputan R = 0 dan S = 1

output LED Q mati dan Q hidup. Ketika inputan R = 1 dan S = 0 output LED Q

hidup dan Q mati. Dan ketika inputan R dan S masing masing berlogika 1 maka
output nya sama dengan kondisi sebelumnya yaitu pada LED Q hidup dan Q
mati. Hal ini sudah sesuai dengan tabel kebenaran rangkaian FF RS dengan
NAND.
Hasil input dan output flip-flop RS NAND dapat dihasilkan diagram
waktu dari flip-flop RS NAND sebagai berikut :

Gambar 11. Diagram waktu FF-RS dengan NAND

Pada Gambar 11, menunjukkan diagram hasil dari data percobaan.

Dimana, hasil data percobaan yang dimasukkan dalam timing diagram telah sesuai
dengan logika keluaran yang seharusnya. Dimana saat inputan R = 0 dan S = 0

output LED Q dan Q hidup, ini sesuai dengan tabel kebenaran flip-flop RS
dengan NAND yaitu invalid. Pada percobaan dengan nilai inputan R = 0 dan S = 1

output LED Q mati dan Q hidup. Keika inputan R = 1 dan S = 0 output LED Q

hidup dan Q mati. Dan ketika inputan R dan S masing masing berlogika 1 maka

output nya sama dengan kondisi sebelumnya yaitu pada LED Q hidup dan Q
mati.
4.6.2 RS Flip Flop dengan NOR (IC 7402)
Tabel 11. Data percobaan rangkaian flip-flop RS dengan NOR
Input Output
R S Q Q
0 0 1 0
0 1 1 0
1 0 0 1
1 1 0 0

Tabel 12. Perbandingan data percobaan dengan tabel kebenaran rangkaian flip-flop RS dengan
NOR
Data Percobaan Tabel Kebenaran
Input Output Input Output
R S Q Q R S Q Q
0 0 1 0 0 0 No Change
0 1 1 0 0 1 1 0
1 0 0 1 1 0 0 1
1 1 0 0 1 1 Invalid

Dari Tabel 12, dapat dilihat ketika R = 0 dan S = 0 output LED Q hidup

dan Q mati. Pada percobaan dengan nilai inputan R = 0 dan S = 1 output LED Q

hidup dan Q mati, ini sesuai dengan tabel kebenaran flip-flop RS dengan NAND
yaitu tidak berubah sesuai dengan kondisi sebelumnya. Keika inputan R = 1 dan S

= 0 output LED Q mati dan Q hidup. Dan ketika inputan R dan S masing masing

berlogika 1 maka output nya sama dengan nol yaitu pada LED Q dan Q mati. Hal
ini sudah sesuai dengan tabel kebenaran rangkaian FF RS dengan NOR.
 Gambar 12. Diagram timing FF RS dengan NOR

Pada Gambar 12, menunjukkan diagram hasil dari data percobaan.

Dimana, hasil data percobaan yang dimasukkan dalam timing diagram telah sesuai
dengan logika keluaran yang seharusnya. Dimana saat inputan R = 0 dan S = 0

jika ditampilkan dengan diagram waktu output LED Q hidup dan Q mati, ini
sesuai dengan tabel kebenaran flip-flop RS dengan NOR . Pada percobaan dengan
nilai inputan R = 0 dan S = 1 jika ditampilkan dengan diagram waktu output LED

Q tetap hidup dan Q tetap mati. Ketika inputan R = 1 dan S = 0 jika ditampilkan

dengan diagram waktu output LED Q mati dan Q hidup. Dan ketika inputan R

dan S masing masing berlogika 1 maka output Q dan Q berlogika 0.

4.6.3 D Flip Flop (IC 7474)
Tabel 13. Perbandingan data percobaan dengan tabel kebenaran rangkaian D flip-flop
Tabel Kebenaran Hasil Percobaan
Input Output Input Output
PRE CLR D Q Q́ PRE CLR D Q Q́
0 0 0 Invalid 0 0 0 1 1
0 0 1 Invalid 0 0 1 1 1
0 1 0 1 0 0 1 0 1 0
0 1 1 1 0 0 1 1 1 0
1 0 0 0 1 1 0 0 0 1
1 0 1 0 1 1 0 1 0 1
1 1 0 0 1 1 1 0 0 1
1 1 1 1 0 1 1 1 1 0

Pada Tabel 13, didapatkan ketika kedua inputan preset dan clear berlogika

0 maka output Q dan Q akan invalid, hal ini ditunjukkan pada LED hidup semua,
dari hasil percobaan didapatkan hasil yang sudah sesuai dengan tabel kebenaran D
Flip flop. Saat preset berlogika 0 dan clear berlogika 1 maka output Q memiliki

logika 1 dan Q memiliki logika 0, hal ini ditunjukkan dengan LED pada Q hidup

dan LED Q mati. Saat preset berlogika 1 dan clear berlogika 0 maka output Q

memiliki logika 0 dan Q memiliki logika 1, hal ini ditunjukkan dengan LED pada

Q mati dan LED Q hidup. Saat preset berlogika dan clear berlogika 1 maka

output Q memiliki logika 1 dan Q memiliki logika 0, hal ini ditunjukkan dengan

LED pada Q hidup dan LED Q mati. Jadi, antara hasil percobaan yang telah kami
lakukan sudah sesuai dengan tabel kebenaran D Flip flop.
 Gambar 13. Diagram timing D flip flop

Pada Gambar 13, diagram timing dapat kita dapatkan ketika input preset,

clear dan D diberi logika 0 maka untuk output di Q dan Q memiliki logika 1
dengan ditandai lampu LED hidup. Ketika input preset dan clear diberi logika 0

dan D diberi logika 1 maka untuk output di Q dan Q memiliki logika 1 dengan
ditandai lampu LED hidup, ini sudah sesuai dengan tabel kebenaran nya. Ketika
input preset berlogika 0, clear berlogika 1 dan D diberi logika 0 maka untuk

output di Q berlogika 1 dengan ditandai lampu LED hidup ,sedangkan Q

memiliki logika 0 dengan ditandai lampu LED mati. Ketika input preset berlogika
0, clear berlogika 1 dan D diberi logika 1 maka untuk output di Q berlogika 1

dengan ditandai lampu LED hidup ,sedangkan Q memiliki logika 0 dengan

ditandai lampu LED mati. Ketika input preset berlogika 1, clear berlogika 0 dan
D diberi logika 0 maka untuk output di Q berlogika 0 dengan ditandai lampu LED

mati ,sedangkan Q memiliki logika 1 dengan ditandai lampu LED hidup. Ketika
input preset berlogika 1, clear berlogika 0 dan D diberi logika 1 maka untuk

output di Q berlogika 0 dengan ditandai lampu LED mati ,sedangkan Q memiliki

logika 1 dengan ditandai lampu LED hidup. Ketika input preset berlogika 1, clear
berlogika 1 dan D diberi logika 0 maka untuk output di Q berlogika 0 dengan

ditandai lampu LED mati ,sedangkan Q memiliki logika 1 dengan ditandai lampu
LED hidup. Ketika input preset berlogika 1, clear berlogika 1 dan D diberi logika
1 maka untuk output di Q berlogika 1 dengan ditandai lampu LED hidup

,sedangkan Q memiliki logika 0 dengan ditandai lampu LED mati.

4.6.4 JK Flip Flop (IC7473)

Tabel 14. Perbandingan percobaan rangkaian JK flip flop
 Tabel Kebenaran Hasil Percobaan
Input Output Input Output
J K Clear Q Q J K Clear Q Q
0 0 0 0 1 0 0 0 0 1
0 0 1 No 0 0 1 1 0
Changes
0 1 0 0 1 0 1 0 0 1

0 1 1 0 1 0 1 1 0 1
1 0 0 0 1 1 0 0 0 1
1 0 1 1 0 1 0 1 1 0
1 1 0 0 1 1 1 0 0 1
1 1 1 Toggle 1 1 1 1 0
 Gambar 14. Diagram timing JK flip flop

Pada Gambar 14, diagram timing dapat kita dapatkan ketika input J, K dan

Clear diberi logika 0 maka untuk output di Q = 0 dan Q = 1 dengan ditandai

lampu LED Q hidup. Ketika input J dan K diberi logika 0 dan Clear diberi

logika 1 maka untuk output di Q = 1 dan Q = 0 dengan ditandai lampu LED Q

hidup, ini sudah sesuai dengan tabel kebenaran nya. Ketika input J berlogika 0, K
berlogika 1 dan Clear diberi logika 0 maka untuk output di Q berlogika 0

,sedangkan Q memiliki logika 1 dengan ditandai lampu LED hidup. Ketika input
J berlogika 0, K berlogika 1 dan Clear diberi logika 1 maka untuk output di Q

berlogika 1 dengan ditandai lampu LED hidup ,sedangkan Q memiliki logika 0

dengan ditandai lampu LED mati. Ketika input J berlogika 1, K berlogika 0 dan
Clear diberi logika 0 maka untuk output di Q berlogika 0 dengan ditandai lampu

LED mati ,sedangkan Q memiliki logika 1 dengan ditandai lampu LED hidup.
Ketika input J berlogika 1, K berlogika 0 dan Clear diberi logika 1 maka untuk

output di Q berlogika 1 dengan ditandai lampu LED hidup ,sedangkan Q

memiliki logika 0 dengan ditandai lampu LED mati. Ketika input J berlogika 1, K
berlogika 1 dan Clear diberi logika 0 maka untuk output di Q berlogika 0 dengan

ditandai lampu LED mati ,sedangkan Q memiliki logika 1 dengan ditandai lampu
LED hidup. Ketika input J berlogika 1, K berlogika 1 dan Clear diberi logika 1
maka untuk output di Q berlogika 1 dengan ditandai lampu LED hidup

,sedangkan Q memiliki logika 0 dengan ditandai lampu LED mati.

4.7 Kesimpulan
1. Rangkaian flip flop merupakan suatu rangkain gerbang logika yang
mempunyai dua keadaan stabil pada keluarannya yaitu keadaan 1 dan
keadaan 0.
2. Flip flop merupakan rangkaian digital yang digunakan untuk
menyimpan satu bit secara semi permanen sampai ada suatu perintah
untuk menghapus atau mengganti isi dari bit yang disimpan, dengan
menggunakan konsep elektonika yang memiliki berbagai jenis dan
kegunaan yang berbeda
3. Pada percobaan flip flop dengan NAND dapat dilihat bahwa saat input
R bernilai 0 dan S bernilai 0 output untuk Q dan Q́ menunjukan hasil 1,
sehingga lampu LED menyala semua. Hal ini menunjukkan bahwa
sudah sesuai dengan tabel kebenaran RS flip flop yang menunjukkan
nilai invalid yang terjadi karena kondisi set dan reset secara bersamaan
sehingga menimbulkan hasil yang ambigu.
4. Pada percobaan flip flop dengan NOR pada saat R diberi inputan 0 dan
S diberi inputan 0, nilai output Q adalah 1 dan nilai output Q́ adalah 0,
sehingga dapat dilihat pada saat Q maka LED hidup dan pada saat Q́
LED mati.
5. Pada percobaan RS Flip flop dengan NAND, menggunakan IC 7400.
6. Pada percobaan RS Flip flop dengan NOR, menggunakan IC 7402
7. Pada percobaan D Flip flop, menggunakan IC 7474 dan menggunakan
IC 555 sebagai Clock.
8. Pada percobaan D Flip flop, ketika inputan semuanya bernilai 0 maka
output Q adalah 1 dan nilai output Q́ adalah 1, dan ketika inputan
semuanya bernilai 1 maka output Q adalah 1 dan nilai output Q́ adalah
0.
9. Pada percobaan JK Flip flop, menggunakan IC 7473 dan menggunakan
IC 555 sebagai Clock.
10. Pada percobaan JK Flip flop, ketika inputan semuanya bernilai 0 maka
output Q adalah 0 dan nilai output Q́ adalah 1, dan ketika inputan
 semuanya bernilai 1 maka output Q adalah 1 dan nilai output Q́ adalah
0.
11. Diagram Timing digunakan supaya mempermudah dalam melihat hasil
output dari input yang diberikan.
12. Datasheet digunakan untuk membantu dalam membaca masing masing
fungsi dari setiap pin kaki pada IC yang digunakan.