FLIP- FLOP
Pertemuan 11
TUJUAN PEMBELAJARAN
Menyebutkan macam-macam flip-flop
Menjelaskan cara kerja dari masing-masing flip-flop
Menjelaskan pemakaian dari masing-masing flip-flop
dalam rangkaian elektronika digital
Untai rangkaian digital
1. Terprogram/programing
Contoh: Mikroprosesor
Mikrokontroller
Programable Logic Control (PLC)
2. Tak terprogram/non programing
a. Sequensial (untai logic)
Contoh: Register, Latch, Memory, Flip-
Flop (DFF, JKFF, RSFF TFF)
b. Kombinasional
Contoh:
1. ALU (Aritmatic Logic Unit)
2. Adder (+)
3. Subtraccer (-)
4. Multiplier (X)
5. Diveder (:)
Sequensial adalah untai digital yang mana
keluarannya tergantung dari masukan
sekarang dan sebelumnya
Flip-Flop.
Flip-Flop Sebagai Rangkaian untuk Mengingat ( Memory )
S Q
Tabel Kebenaran :
S R Q Q
0 0 Q Q Keadaan memori
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1 1 0 0 Keadaan illegal
Mengeset FF berarti membuat keluaran Q = 1
dan mereset FF berarti membuat keluaran Q = 0
dari kondisi stabil/ tak berubah
Jika
flip-flop dalam keadaan Reset
Input set berlogik 1 menyebabkan
keluaran Q = 0 dan Q = 1
Jika input Set = Reset = 0, maka keluaran
pada flip-flop itu keduanya berlogik 1
dimana kondisi ini suatu keadaan yang
harus dihindari.
Q
S
Tabel Kebenaran :
S R Q Q
0 0 1 1 Keadaan illegal
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1 1 Q Q Keadaan memori
Cont…
RS-FF mempunyai 4 kemungkinan keadaan output yaitu :
Keadaan Set
apabila keadaan output Q = 1 dan Q = 0
Keadaan Reset
apabila keadaan output Q = 0 dan Q = 1
Keadaan memori
apabila keadaan outputnya sama dengan keadaan
output sebelumnya (mempertahankan keadaan set atau
reset)
Keadaan illegal
Keadaan ini tidak diinginkan karena kedua output
mempunyai keadaan logika yang sama
RS Flip-flop dengan Clock
FF jenis ini dapat dirangkai dari FF-SR
ditambah dengan dua gerbang AND atau
NAND untuk masukan pemicu yang disebut
dengan sinyal clock (ck).
FF terlonceng dari NAND
FF terlonceng dari NOR
Dari tabel kebenaran kedua rangkaian
diatas terlihat bahwa untuk sinyal clock
yangtinggi, FF ini bekerja seperti FF-SR
dari gerbang NOR, sedangkan untuk sinyal
clock yang rendah, keluaran Q tidak
bergantung kepada input R dan S, tetapi
tetap mempertahankan keadaan terakhir
sampai datangnya sinyal clock berikutnya.
Hubungan antara Q dengan S,R dan clock
Flip-Flop Data
Pada FF-SR ada nilai-nilai masukan
yang terlarang. Untuk menghindari
adanya nilai terlarang tersebut, disusun
suatu jenis FF lain yang dinamakan FF
Data. Rangkaian ini dapat diperoleh dengan
menambahkan satu gerbang NOT pada
masukan FF terlonceng sebagai berikut:
Dari gambar diatas terlihat bahwa untuk sinyal
clock yang rendah, keluaran Q akan tetap
"terkunci" atau "tergerendel" pada nilai
terakhirnya. Dalam hal ini dapat dikatakan bahwa
pada saat kondisi clock rendah, sinyal masukan
D tidak mempengaruhi keluaran Q. Sedangkan
untuk sinyal clock yang tinggi, maka akan
diperoleh keluaran sesuai dengan data D yang
D FLIP-FLOP
Kelemahan RS flip-flop adanya keadaan ilegal.
Untuk mengatasi hal tersebut RS flip-flop dikembangkan
menjadi D flip flop yang hanya memiliki keadaan set,
reset dan memori.
Rangkaian dan tabel kebenaran D Flip-flop :
D T D Q Q
Q
0 X Q Q
T
1 0 0 1
Q
1 1 1 0
D FLIP-FLOP (CONT…)
Q1 Q2
SET
Preset
D Q
D1 D
SET
Q D2 D
SET
Q
Q
R
Tabel Kebenaran :
T S R Q Q
0 X X Q Q
1 0 0 Q Q
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Qn 1
J-K FLIP-FLOP
Pada J-K flip-flop selain terdapat keadaan set, reset, dan
memori, terdapat keadaan baru yang disebut keadaan toggle
yaitu suatu keadaan output flip-flop yang merupakan
komplemen dari keadaan output sebelumnya.
Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop
yang aktif selama input T (clock) berlogika 1.
K T J K Qnn1
Q Q n 1
Q
0 X X Qn Qn
T
1 0 0 Qn Qn
Q 1 0 1 0 1
J
1 1 0 1 0
1 1 1 Qn Qn
Ada 4 macam kondisi clock, yaitu