Rangkaian Logika
Present Next
State State
Elemen Penyimpan
10
FLIP - FLOP
RANGKAIAN DASAR FLIP-FLOP
Flip-flop dapat dibuat dari dua buah gerbang
NAND atau NOR
S Q
Tabel Kebenaran :
S R Q Q
0 0 Q Q Keadaan memori
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1 1 0 0 Keadaan illegal
Cont…
Rangkaian R-S Flip-Flop dengan 2 buah gerbang NAND :
R Q
Q
S
Tabel Kebenaran :
S R Q Q
0 0 1 1 Keadaan illegal
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1 1 Q Q Keadaan memori
Cont…
RS-FF mempunyai 4 kemungkinan keadaan output yaitu :
Keadaan Set
apabila keadaan output Q = 1 dan Q = 0
Keadaan Reset
apabila keadaan output Q = 0 dan Q = 1
Keadaan memori
apabila keadaan outputnya sama dengan keadaan
output sebelumnya (mempertahankan keadaan set atau
reset)
Keadaan illegal
Keadaan ini tidak diinginkan karena kedua output
mempunyai keadaan logika yang sama
R-S-T FLIP-FLOP
Rangkaian :
S
Q
Q
Q
T
Q
R
Tabel Kebenaran :
T S R Q Q
0 X X Q Q
1 0 0 Q Q
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
flip-flop D
Nama flip-flop ini berasal dari Delay. Flip-flop ini
mempunyai hanya satu
masukan, yaitu D. Jenis flip-flop ini sangat banyak
dipakai sebagai sel memori
dalam komputer. Pada umumnya flip-flop ini dilengkapi
masukan clock.
Dapat dilihat bahwa sebenarnya flip-flop D berfungsi
seperti apa yang dilakukan oleh flip-flop JK bila masukan
masukan K dihubungkan dengan komplemen masukan
J.
D FLIP-FLOP
Kelemahan RS flip-flop adanya keadaan ilegal.
Untuk mengatasi hal tersebut RS flip-flop dikembangkan
menjadi D flip flop yang hanya memiliki keadaan set,
reset dan memori.
Rangkaian dan tabel kebenaran D Flip-flop :
D T D Q Q
Q
0 X Q Q
T
1 0 0 1
Q
1 1 1 0
Flip-flop JK
Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan
K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan
pemberian masukan R=S= 1, dengan meng-AND-kan masukan dari luar
dengan keluaran.
flip-flop JK ini bekerja tak serempak. Untuk memperoleh flip-flop JK
yang dapat bekerja serempak dengan rangkaian lain perlu ditambahkan
kelengkapan untuk pemicu (clocking). Ini dapat dilakukan dengan meng-
AND-kan pulsa CP (clock Pulse) dengan masukan K dan J seperti yang
ditunjukkan pada Gambar . Perlu dicatat bahwa untuk flip-flop yang peka
terhadap perubahan pulsa negatif, pada masukan CP diberikan lingkaran
kecil seperti pada NOR dan NAND.
Sebenarnya, pilihan huruf "JK" dalam flip flop JK memiliki signifikansi.JK
flip flop yang dinamai setelah Jack Kilby, Texas Instruments insinyur yang
menemukan sirkuit terpadu di tahun 1958.Sirkuit yang diubah RS yang
menghapuskan kondisi ras bernama JK untuk menghormatinya.
Qn 1
Q
J
JK Flip-flop
JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu
keunggulan dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai kondisi
toogle. Toogle adalah suatu kondisi dimana ketika input dari J dan K keduanya bernilai
“1”, maka outputnya akan berganti-ganti “0” dan “1” setiap transisi kondisi clocknya. Di
bawah ini adalah gambar logika dan tabel keadaan dari JK flip-flop.