TUGAS TOPIK 14 RANGKAIAN SEKUENSIAL (NIM GENAP)

Oleh :

Nama : Krisantus Aprieandi Ado Tukan

NIM 2008561002
Kelas :B

PROGRAM STUDI INFORMATIKA

FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS UDAYANA
BADUNG
2020
1. Rangkaian Sekuensial

Flip Flop
Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat
digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika
yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tin gkat
tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi
tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output
(Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika Inggris William
Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data
memory pada komputer maupun Smartphone. Flip-flop juga dapat digunakan sebagai
penghitung detak dan sebagai penyinkronsasian input sinyal waktu variabel untuk beberapa
sinyal waktu referensi.

A. JK Flip-Flop (Master Slave JK Flip-Flop)

Gambar JK Flip-Flop

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri
berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya /
outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
 B. RS Flip-Flop

RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan
yaitu R dan S. R artinya “RESET” dan S artinya “SET”. Flip-flop yang satu ini mempunyai 2
keluaran / outputyaitu Q dan Q`.

Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan
Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan
berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari
Flip- Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu
stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not .

Berikut adalah Symbol dan Tabel kebenaran dari RS Flip-Flop:

Gambar RS Flip-Flop

C. D Flip-Flop

D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan menggunakan Flip-
flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan R, pada D Flip-flop inputan R
terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi keadaan
yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan “SET” dan
“RESET” S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi. Berikut adalah gambar dari symbol
dan data sheet D Flip – flop.
 Gambar D-FlipFlop

D. CRS Flip-Flop

Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini
berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan
logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot.
Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat
mengakibatkan perubahan pada output Q dan Q not. Berikut adalah gambar dari Symbol
dan Tabel kebenaran dari RS Flip – flop.

Gambar CRS Flip-Flop

E. T Flip-Flop

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan flip-flop
J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip -flop yang
memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap
jika inputnya rendah. Berikut adalah gambar tabel kebenaran gerbang logika dan symbol dari
T Flip – flop.
 Gambar Toogle Flip-flop

Register Geser

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak
digunakan dalam sistem digital. Register geser pada dasarnya merupakan kumpulan flip
-flop yang dirangkai secara seri, sehingga setiap bit yang disimpan dikeluaran Q digeser ke
flip -flop berikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsa clock
tersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan secara
sinkron.

Kegunaan register geser adalah untuk :

1. Penimbunan sementara.
2. Menggeser data ke kiri atau ke kanan.
3. Mengubah data yang berjajar menjadi berderet, atau mengubah data berderet menjadi
data berjajar.

Serial In Serial Out (SISO)

Pada register serial in serial out, jalur masuk data berjumlah satu dan jalur

keluarannya juga berjumlah satu. Pada register jenis ini data mengalami pergeseran. Gambar

dibawah menunjukan diagram logika register SISO menggunakan flip-flop D. Dari gambar

ini terlihat flip-flop pertama menerima masukan dari input, sedangkan flip-flop kedua

menerima masukan dari flip-flop pertama, dan seterusnya.

 Gambar Rangkaian Register Serial In Serial Out

PISO (Parallel In-Serial Out)

Register PISO memiliki karakteristik sebagi register yang dapat
mengkonversi input data pararel menjadi input data serial, dengan
menggeser input satu-persatu. Berikut gambar rangkaiannya :

D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most significant bit
(MSB) dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris
pengontrolan mode diambil pada rendah dan data di-clock masuk. Data dapat digeser saat
baris kontrol mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser
kanan pada aplikasi satu pulsa clock. Ilustrasi keluaran dari register PISO terlihat pada
gambar di bawah:

Bidirectional Shift Registers

Suatu register dua arah dalamdata dijadikan geser kanan atau kiri. Bidirectional Shift Registers
menggunakan D flip-flop ditunjukan dibawah.
Gambar Bidirectional Shift Register

Dalam hal ini kumpulan gerbang NAND dikonfigurasi sebagai gerbang OR untuk memilih
data masukan dari duakeadaan stabil yang berdekatan kanan atau kiri (the right or left
adjacent bistables), seperti yang dipilih dengan LEFT/RIGHT baris pengontrolan.

Ring Counter

Register geser ring counter adalah rangkaian register geser yang dilengkapi dengan
jaringan loop tertutup antara output Q flip-flop terakhir ke input pada flip-flop pertama.
Jaringan loop tertutup pada register geser ini mengakibatkan terjadinya pergeseran data
secara berurutan setiap pulsa clock diberikan secara terus menerus karena terjadi looping
data. Kondisi seperti ini disebut sebagai keadaan “recirculates” sehingga register geser yang
memiliki kondisi seperti ini disebut sebagai register geser ring counter. Rangkaian dasar ring
counter dapat dilihat pada gambar berikut
Rangkaian Dasar Register Geser Ring Counter 4 Bit

Rangkaian Dasar Register Geser Ring Counter,register geser ring counter,teori

register geser ring counter,register ring counter,pengertian register geser ring counter,ring
counter shift register,rangkaian register geser ring counter,aplikasi register geser ring
counter,prinsip kerja register geser ring counter,materi register geser ring counter Rangkaian
register geser ring counter adalah register geser yang dilengkapi dengan jaringan umpan-
balik dari data output terakhir ke jalur input flip-flop pertama. Rangkaian register geser ring
counter diatas adalah register geser 4 bit yang disusun dari D-FF sehingga membentuk
register geser ring counter 4 bit. Register geser ring counter dibuat denga data flip-flop (D-
FF). Output dari rangkaian
register geser ring counter diatas dapat digambarkan dalam timing diagram sebagai berikut.

Timing Diagram Register Geser Ring Counter 4 Bit

Timing Diagram Register Geser Ring Counter,diagram waktu register geser ring
counter,output register geser ring counter Dari timing diagram diatas terlihat bahawa data
yang diberikan ke rangkain register geser ring counter tersebut digeser ke posisi MSB
kemudian umpankan kembali ke jalur input flip-flop pertama. Register geser ring counter
ini sering digunakan atau diaplikasikan pada rangkaian kontrol kecepatan motor steper,
rangkaian lampu berjalan dan rangkaian sequensial yang lain.

Ripple Counter

Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang

dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain. Yang berikutnya
sebuah sinyal yang terpasang pada input Clock FF pertama akan mengubah kedudukan
outpunyanya apabila tebing (Edge) yang benar yang diperlukan terdeteksi.

Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing yang
seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan meriplle (mentrigger
input berikutnya) dari satu FF ke yang berikutnya sehingga sinyal itu mencapau ujung akhir
deretan itu. Ingatlah bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Jadi
Counter dapat menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip -flop
dalam deretan itu).

Tabel Kebenaran dari Up Counter Asinkron 3-bit

Gambar rangkaian Up Counter Asinkron 3 bit :

 Timing Diagram untuk Up Counter Asinkron 3 bit :

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock dari flip-
flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A. Perubahan pada
negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop
sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-
flop diberi nilai ”1” (sifat toggle dari JK flip-flop).

2. Rangkaian Up/Down Counter MOD 12 dengan flip-flop JK.

Rangkaian di atas menggunakan 4 JK flip flop dan dapat mencacah naik dan mencacah turun
(count up-down). Rangkaian akan mencacah naik saat logic switch LOW (0 atau genap) dan
mencacah turun saat logic switch HIGH (1 atau ganjil). Saya tambahkan BCD to Seven
Segment untuk mengkonversi 4 bit biner menjadi desimal dalam representasi seven segment.
Rangkaian pencacah ini akan terus mencacah dan berulang setelah mencacah desimal 11
(Kembali ke 0 saat counter up). Berikut adalah tabel karakteristik dari pencacah MOD 12:
Pada rangkaian terdapat 2 logic switch dan 1 pulses (untuk clocking). Switch pertama
digunakan sebagai input JK pada flip flop dengan kedua nilai JK nya adalah 1 (HIGH) dan
switch logic yang kedua digunakan untuk memberi nilai apakah rangkaian akan melakukan
counter up atau down.