Flip flop JK merupakan flip flop yang paling ideal digunakan sebagai piranti penyikpanan

(memori).

Flip flop JK digunakan pada setiap komputer digital maupun piranti lainnya. Dalam
pemakaian bidang elektronika juga memiliki banyak manfaat, misalnya :

 Pencacah frekuensi (frequency counter)

 Pembagi frekuensi (frequency divider)
 Pembangkit ragam gelombang kotak simetri (symetri square wave form generator),
dll.

Flip Flop JK dengan Pemicuan Tepi (Edge Triggered JK

Flip Flop)
Rangkaian dari flip flop ini terdiri dari rangkaian gerbang logika, seperti flip flop lain. Tetapi,
flip flop JK memilki keunikan tersendiri, yaitu pada keluaran Q dan Q’ terdapat dua jenis
umpan balik, dengan keluaran yang diumpan balikkan kembali.

Ada dua jenis umpan balik :

1. Umpan Balik flip flop. Berfungsi supaya rangkaian gerbang logika yang berada di
dalam garis putus – putus FL dapat menahan sebuah data biner.
2. Umpan balik Togel (Toggle). Umpan balik ini enyebabkan flip flop JK mengalami
toggle.

Selain terdapt dua jenis umpan balik, flip flop JK memiliki 2 masukan kendali, yang disebut
dengan masukan J dan K. Masukan J dan K berfungsi mengatur apa yang akan dilakukan
rangkaian pada tepi sinyal pendetak. pada bagian masukan dari pendetak dibei rangkaian
Diferensator, namun dalam Chip IC tidak digunakan rangkaian RC tetapi gerbang Not dan
And, karena pada IC, komponen RC memakan Tempat dan kurang praktis.

Diagram blok Flip FLop JK Pemicuan Tepi

Rangkaian Sesungghnya Flip FLop JK Pemicuan Tepi

Tabel Kebenaran

Pinsip Kerja Flip Flop JK

 Keadaan tidak Aktif.

Diagram Masukan
 Ini adalah keadaan dimana sinyal J dan K bernilai 0 sehingga juga menghasilkan
masukan Q bernilai 0

 Keadaan SET.

Diagram Masukan

Ini terjadi disaat sinyal pada masukan J bernilai 1 dan masukan K bernilai 0 sehingga
dihasilkan keluaran Q bernilai 1, pada saat ini lah Flip Flop dinyatakan dalam keadaan
SET

 Keadaan RESET.

Diagram Masukan
 Ini terjadi disaat sinyal pada masukan J bernilai 0 dan masukan K bernilai 1 sehingga
dihasilkan keluaran Q bernilai 0, pada saat ini lah Flip Flop dinyatakan dalam keadaan
RESET

 Keadaan Toggle.

Diagram Masukan

Ini terjadi saat masukan J dan K sama sama berniali 1 sehingga dihasilkan keadaan set
dan reset yang terus bergantian

Flip Flop JK dengan Pemicuan Tepi Negatif

Flip Flop JK dengan Pemicuan Tepi Negatif memiliki prinsip kerja yang sama dengan tipe
sebelumnya, yang berbeda hanya pada pemicu yang digunakan saling berlawanan. Biasanya
data yang diterima adalah perubahan pulsa ke rendah (tepi negatif), cara pemasukan data J
dan K seperti ini dibuat dengan merancang flip flop agar emiliki kemampuan untuk dapat
menerima data masukan kendali masukan J dan K dari tepi sinyal pendetak.

Tabel Kebenaran
Flip Flop JK pemicuan Tepi Negatif

Flip Flop JK MS
Flip Flop JK MS merupakan tipe terbaik dari semua jenis flip flop untuk saat ini
Ciri khusus Flip Flop JK MS (master-slave)

Flip Flop JK MS menjadi seri terbaik dari Flip Flop dikarenakan memiliki 2 masukan sinyal
kendali Asinkron S dan R, flip flop JK MS dapat dikendalikan dengan 3 mode operasi yaitu
sinkron, asikron, dan kombinasi sinkron dan asinkron Rangkaian Flip Flip JK MS juga
memiliki 3 jenis umpan balik

Ada 3 jenis umpan balik, yaitu :

 Umpan Balik flip flop bagian Master. Ini berfungsi agar rangkaian gerbang logika
yang berada dalam bagian master dapat menahan sebuah data biner.
 Umpan balik flip flop bagian Slave. Sama halnya dangan bagian Master, gerbang
logika pada Salve juga berfungsi untuk menahan data pada bagiannya
 Umpan balik Togglel. Umpan balik ini menyebabkan flip flop JK

Cara kerja Flip Flop JK MS sedarhananya sebagai berikut :

1. Saat sinyal detak pada tingkat tinggi, majikan aktif dak budak tidak aktif
2. Saat sinyal detak pada tingkat rendah, majikan menjadi tidak aktif dan budaknya
menjadi aktif
3. Apa yang dilakukan Majikan akan diikuti oleh Budak, dan apa yang dilakukan oleh
Budak tidak diikuti oleh Majikan.

Prinsip Kerja Flip Flop JK MS

 Keadaan Tak Aktif

Diagram Masukan

Dinyatakan tidak aktif (tidak bekerja) apabila pada smua masukannya, yaitu SET,
 RESET, J dan K tidak terdapat sinyal masuk. Walaupun sinyal pendetak terus
berdenyut flip flop tidak akan bereaksi, dan keluaran Q dalam keadaan kosong.

 Keadaan Set

Diagram Masukan

Langkah pertama yaitu membuat flip flop dalam keadaan SET. Caranya , masukkan
SET diberi sinyal, atau dibuat masukan SET dalam keadaan 1. Keluaran Q saat
diubah menjadi SET flip fliop tidak langsung SET, tetapi menunggu terlebih dahulu
datangnya sinyal pendetak. Itupun baru akan bekerja setelah sinyal pendetak berubah
keadaannya dari positif ke negatif.

 Keadaan RESET

Diagram Masukan
 Jika bagian Budak Set dengan cara membuat masukan kendali aktif (1), maka flip flop
dalam keadaan aktif dan cara memadamkannyad dilakukan dengan mengaktifkan
masukan sinyal kendali K, setelah mana flip flop akan berubah menjadi tak aktif. Jika
masukan kendali K diaktifkan, maka flip flop tidak akan langsung padam tetapi
menunggu terlebih dahulu sinyal pendetak. Sewaktu sinyal pemdetak ada, flip flop
akan menunggu sampai tepi negatif terjadi.

 Keadaan TOGGLE

Diagram Masukan
 Bila masukan J dan K tinggi, bagian master akan mengalami Toggle satu kali ketika
sinyal pendetak tinggi. Bagian slave juga akan mengalami Toggle satu kali sinyal
pendetak rendah. Intinya, apapun yang dilakukan oleh Master akan selalu diikuti oleh
Slave. Pada keadaan ini keluaran Q dan Q’ akan berkedip-kedip secara bergantian.
Kecepatannya lebih lambat separuhnya dari kecepatan sinyal pendetak, atau dapat
dikatakan bahwa frekuensi keluaran Q sewaktu Toggle lebih kecil setengahnya
dibanding sinyal pendetak Clk. Flip flop JK MS dirancang untuk bekerja dalam
keadaaan Toggle. Dengan begitu flip flop dengan sendirinya akan membagi frekuensi
sinyal pendetak menjasi etengahnya.

 Keadaan PRESET

Diagram Masukan
 Dalam pengoperasionalkan flip flop JK MS, diperlukan penginterupsian. Dapat
dilakukan untuk mengambil alih operasi flip flop. Contohnya, saat SET dengan
CLEAR dapat mengubah flip flop yang RESET menjadi SET.Pengambil alihan ini
disebut Operasi Asinkron atau tidak serempak. Masukan Kendali preset dapat
langsung ditanggapi oleh flip flop, dan saat itu juga keluaran Q akan langsung aktif.
Flip Flop akan menjadi Set

 Keadaan CLEAR

Diagram Masukan
 Masukan Clear dapat mengubah flip flop menjadi RESET. Masukan Clear akan
langsung ditanggapi tanpa harus menunggu sinyal pendetak. Flip flop akan langsung
berubah menjadi Reset. Keluaran Q akan tidak aktif. Masukan kendali Preset dan
Clear tidak perlu menunggu datangnya sinyal pendetak, sehingga mode operasinya
disebut asinkron.

Flip Flop JK MS Dalam Rangkaian Terpadu

Rangkaian Sesungguhnya Flip Flop JK MS

Flip Flop 7475 dan Flip Flop 74LS76 adalah IC JK MS yang sangat terkenal karena terdapat
dua flip flop JK MS, dan mempunyai masukan asinkron (Rd dan Sd0, masukan sinyal
pendetak Clk pemicuan tepi dan masukan sinkron sinyal kendali J dan K. IC TTL 7476
adalah sebuah pemicuan tepi pendetak pulsa positif, sedangkan flip flop JK MS 74LS76
adalah pemicuan tepi pendetak pulsa negatif.

Tabel Kebenaran IC Flip Flop JK MS

Dari gambar dan tabel, dapat dilihat bahwa masukan asinkron Sd dan Rd adalah aktif rendah,
artinya suatu keadaan Low atau 0 pada Sd akan membuat flip flop menjadi Set (Q=1) dan
suatu keadaan Rd akan menyebabkan flip flop menjadi Reset (Q=0).Secara keseluaruhan
dapat dilihat bahwa flip flop JK MS tidak hanya berfungsi sebagai penyimpan data biner,
tetapi juga dapat mengendalikan isi data biner tersebut dengan berbagai cara.

Sistem Dinamik

 Masukan Statik. Masukan dengan tanda (——) diartikan sebagi flip flop atau
rangkaian digital bersifat statik, artinyatidak menggnakan sinyal pendetak. Masukan
dengan tanda (——o) diartikan sebagai masukan negatif flip flop atau rangkaian
digital bersifat statik artinya tidak menggunakan sinyal pendetak.
 Masukan Dinamik. Masukan dengan tanda (—->) diartikan sebagai masukan
dinamik flip flop atau rangkaian digital bersifat dinamik, artinya menggunakan sinyal
penggerak. Masukan dengan tanda (—-o>) diartikan sebagai masukan negatif dinamik
flip flop atau rangkaian digital bersifat dinamik, artinya menggunakan sinyal
pendetak.