PERCOBAAN 2

FLIP-FLOP

A. Tujuan
A.1 R-S Flip-Flop
1. Mengetahui apa itu rangkaian sekuensial dan Latch.
2. Memahami Sifat/Perilaku serta tabel kebenaran dari R-S Flip-Flip
3. Memahami Sifat/Perilaku serta tabel kebenaran dari R-S Flip-Flop saat
input dimodifikasi
4. Mengetahui perbedaan pada setiap jenis flip-flop
A.2 J-K Flip-Flop
1. Memahami Sifat/Perilaku serta tabel kebenaran dari JK Flip-flop asinkron
2. Memahami Sifat/Perilaku sera tabel kebenaran dari JK Flip-Flop sinkron
3. Mengetahui perbedaan JK flip-flop asinkron dan sinkron

B. Alat Dan Bahan

1. Laptop/Komputer.
2. Aplikasi Electronic Workbench

C. Dasar Teori
C.1 Rangkaian Sekuensial dan Elemen Memori
Rangkaian sekuensial merupakan suatu rangkaian yang dikembangkan
dari rangkaian kombinasional dengan menambahkan suatu rangkaian/elemen
memori, dimana output dapat mempengaruhi input (Tim Praktikum, 2016).
 Rangkaian mempunyai elemen penyimpan. Isi dari elemen penyimpan
merepresentasikan keadaan (state) dari rangkaian, perubahan nilai masukan
dapat menyebabkan keadaan rangkaian tidak berubah atau berubah ke
keadaan baru. Rangkaian berubah sesuai urutan keadaan sebagai hasil dari
perubahan masukannya (Widianto, 2011).
Berdasarkan cara pengaktifan elemen penyimpanannya dapat dibagi
menjadi dua yaitu :
 Rangkaian Synchronus : Rangkaian yang berkerja memproses suatu
input ketika ada sinyal sinkronisasi untuk mengaktifkan semua elemen
(certain time).
 Rangkaian Asynchronus : Rangkain yang bekerja memproses suatu
input ketika terjadi perubahan dalam variabel input (any time) (Tim
Praktikum, 2016).
C.2 Pengertian Latch dan Jenis-Jenis Latch
Latch merupakan elemen penyimpan 1-bit. Untuk menyimpan 1-bit
data/state diperlukan satu buah latch. Jenis-jenis latch antara lain:
 Latch SR
Rangkaian latch dapat disusun menggunakan gerbang logika NOR
(selain dengan TG).
 Masukannya, Set (S) dan Reset (R), digunakan untuk mengubah
state/keadaan, Q, dari rangkaian.
 Rangkaian tersebut membentuk latch SR

Gambar C.2.1 Rangkaian dan Tabel Kebenaran Latch SR

 Gated SR Latch
  Latch SR dasar mengubah statenya saat masukannya berubah.
 Seringkali diinginkan untuk menambah satu sinyal enable ke latch SR
dasar.

Gambar C.2.2 Rangkaian dan Tabel Kebenaran Gated SR Latch

 Gated D (Data) Latch
Latch dapat digunakan sebagai elemen memori untuk sistem alarm di
contoh sebelumnya.
 Gated latch lainnya adalah D latch
 Mempunyai sebuah masukan data D
 Tidak akan terjadi kondisi race seperti latch RS
 Menyimpan nilai masukan dengan kontrol berupa sinyal clock
 Digunakan di rangkaian yang perlu menyimpan nilai

Gambar C.2.3 Rangkaian Dengan Gerbang NAND

 Gambar C.2.4 Simbol, Tabel Kebenaran, dan Diagram Pewaktuan
(Widianto, 2011).
C.3 Pengertian Flip-Flop dan Jenis-Jenis Flip-Flop
Flip-flop adalah peranti dasar untuk menyimpan informasi pada
sistem digital. Peranti ini selalu mempertahankan keadaan biner selama ada
daya yang masuk. Ada beberapa tipe flip-flop yang berbeda, tergantung
implementasi sirkuit. Namun, seluruh tipe memiliki tipe kesamaan
karakteristik, yaitu:
1. Seluruh flip-flop memiliki dua output, dimana yang satu merupakan
lawan yang lain,
2. Seluruh flip-flop adalah peranti bistable, yaitu peranti yang memiliki dua
output stabil (Zuhal, 2004).
 Flip-flop R-S
Huruf “S” dan “R” pada masukan flip – flop R-S seringkali
disebut sebagai masukan set dan reset. Flip-flop R-S mempunyai dua
masukan, yang diberi label S dan R. Dua keluaran diberi label Q dan Q’.
Pada flip-flop, keluaran selalu berlawanan, atau komplementer. Dengan
kata lain, bila keluaran Q = 1, maka keluaran Q’ = 0, dan sebagainya
(Roger, 1995).
 Gambar C.3.1 Flip-flop S-R yang menggunakan gerbang NAND
(Widianto, 2019)
 Flip-flop tipe – T
Filp-flop tipe T mempunyai satu masukan T (toggle) yang akan
menyebabkan berubahnya keadaan keluaran pada setiap pulsa masukan.
Flip-flop tipe T dapat dibuat dengan mengumpan balik Q ke R dan dari
Q’ ke S seperti pada Gambar C.3.2. Dengan menggap bahwa flip-flop di
set dengan Q = 1 dan Q’ = 0, maka S = 0 dan R = 1, karena umpan balik
tersebut. Dengan masukan T pada 0, kedua masukan pada G3 adalah 0,
dan menghasilkan logika satu pada keluarannya. G4 mempunyai sebuah
masukan pada logika 0 dan yang lain pada logika 1, dan menghasilkan
logika 1 pada keluaran (Insap, 1996).

Gambar C.3.2 Flip-flop tipe – T (Widianto, 2019)

 Flip-flop Tipe D
Flip-flop D hanya mempunyai satu masukan data (D) dan satu
masukan detak (CLK). Keluaran dari tabel Q dan Q’. Flip-flop D sering
disebut flip-flop tunda. Kata “tunda” menggambarkan apa yang terjadi pada
data, atau informasi pada masukan D. Data (0 atau 1) pada masukan D di
tunda 1 pulsa detak dari pemasukan sampai keluaran Q (Roger, 1995).

Gambar C.3.3 Flip-flop tipe – D (Widianto, 2019)

 Flip-flop J-K
Flip-flop J-K mirip dengan flip-flop tipe-T dengan dua tambahan
masukan seperti tersaji pada gambar C.3.4. Masukan tambahan ini disebut
sebagai masukan J dan masukan K untuk membedakan dengan S dan R.
konstruksi J-K menyediakan filp-flop universal yang dapat di program.

Gambar C.3.4 Flip-flop J-K (Widianto, 2019)

 Pada saat J = 1 dan K = 0, flip-flop berada dalam keadaan set (Q = 1,
Q’=0). Kedatangan pulsa detak memaksa detak pada masukan G3 menjadi
logika 1 yang akan menyebabkan keluaran G3 berubah dari 0 ke 1 dan
keluaran G1(Q) berubah dari 1 menjadi 0, yang pada gilirannya akan
mengubah keluaran G2(Q’) dari 0 mejadi 1. Jika kombinasi masukan berubah
menjadi J = 0 dan K = 1, kedatangan pulsa detak akan mengubah keluaran G4
dari 1 menjadi 0 dan keluaran Q’ berubah dari 1 menjadi 0 dan Q dari 0
menjadi 1 (Insap, 1996).

C.4 Pengertian Clock pada Rangkaian Sekuensial

Clock adalah salah satu masukan yang ada dalam beberapa rangkaian
Flip-flop. Rangakaian clock berfungsi untuk pembentuk / membangkitkan
pulsa / gelombang kotak secara terus-menerus dan rangkaian ini tidak
mempunyai kondisi stabil/setimbang (Laboreldi, 2016).

C.5 Master dan Slave pada Flip-Flop

Flip-flop JK Master-Slave merupakan suatu cara lain untuk
menghindari pemacuan. Flip-flop ini juga merupakan kombinasi dari 2 penahan
yang diatur oleh sinyal pendetak. Flip-flop Master-Slave dibangun agar kerja
JK flip-flop lebih stabil yaitu dengan menggabungkan dua buah JK flip-flop.
Flip-flop pertama disebut Master dan flip-flop kedua disebut Slave. Master
merupakan flip-flop yang diatur oleh sinyal pendetak pada saat naik
(positif), sedangkan Slave merupakan flip-flop yang diatur oleh sinyal
pendetak pada saat turun (negatif). Pada saat sinyal detak berada pada
kondisi naik, Master yang aktif dan Slave menjadi tidak aktif dan sebaliknya
pada saat sinyal detak pada kondisi turun, Master tidak aktif dan Slave aktif.
Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai
kondisi terlarang artinya berapapun input yang diberikan asal ada clock
maka akan terjadi perubahan pada output.
Prinsip dasar dari Master Slave JK Flip-Flop antara lain:
1. Jika clock bernilai rendah (0) maka flip-flop J-K master akan tidak aktif,
tetapi karena input clock flip-flop J-K slave merupakan komplemen dari
clock flip-flop master maka flip-flop slave menjadi aktif, dan outputnya
mengikuti output flip-flop J-K master.
2. Jika clock bernilai tinggi (1), flip-flop master aktif sehinga outputnya
tergantung pada input J dan K, pada sisi lain flip-flop slave menjadi tidak
aktif karena clock pemicunya bernilai rendah (0).
3. Pada saat sinyal detak berada pada tingkat tinggi, master-nya yang aktif
dan slave-nya tidak aktif.
4. Pada saat sinyal detak berada pada tingkat rendah, master-nya yang tidak
aktif dan slave-nya yang aktif.
5. Jika input J diberikan bersama-sama dengan tepi naik pulsa pemicu, flip-
flop master akan bekerja terlebih dahulu memantapkan inputnya selama
munculnya tepi naik sampai clock bernilai rendah (0).
6. Setelah clock bernilai rendah (0),flip-flop master akan tidak aktif dan flip-
flop slave bekerja menstransfer keadaan output flip-flop master ke output
flip-flop slave yang merupakan output flip-flop secara keseluruhan.

Gambar C.5.1 Rangkaian Diskrit dari Flip-Flop

 Rangkaian diskrit merupakan rangkaian elektronik yang komponen-
komponennya terletak pada papan rangkaian (PCB – Printed Circuit Board),
hubungan antarkomponen dilakukan melalui konduktor. Setiap komponen
berdiri sendiri, sehingga komponen yang rusak dapat langsung diganti tanpa
mengganggu kinerja komponen lain.

Gambar C.5.2 Bentuk Gerbang dari Flip-Flop JK Master-Slave

Gambar C.5.3 Bentuk Gerbang Sederhana dari JK Flip-Flop Master

Slave
 Gambar C.5.4 Bentuk Gelombang dari JK Flip-Flop Master Slave

Gambar C.5.5 Tabel Kebenaran JK Master Slave Flip-Flop (Sari, 2013)

C.6 Gerbang Logika pada Flip-Flop
Suatu rangkaian gabungan gerbang-gerbang logika menjadi gerbang
logika kombinasional dan kemudian diumpan-balikan yang dapat menyimpan
data. Mempelajari rangkaian penyimpanan yang akan menahan (mengingat)
data dalam sebuah keadaan digital yaitu 0 dan 1. Tiap elemen mampu
menyimpan 1bit data biner, yang dinyatakan dalam sistem biner yaitu 0 dan
1.
 Flip-flop RS NOR
Flip-flop ini dibangun dengan menggunakan gerbang logika NOR
dapat disebut juga penahan NOR. Rangkaian flip-flop RS NOR ditunjukkan
pada gambar C.6.1. Input R dalam keadaan 0 dan dalam keadaan 1
memberikan keadaan set. Sedangkan apabila R tinggi S rendah maka
keadaan akan menjadi reset. Lainnya bila set dalam keadaan 1 dan reset
dalam keadaan 1, maka akan terjadi keadaan pacu. Tabel kebenaran RS NOR
 dapat dilihat pada gambar C.6.2. Oleh karena itu disarankan menghindari R
dan S dalam keadaan 1.

Gambar C.6.1 Rangkaian Flip-Flop RS NOR

R S Q Q’ Keadaan

0 0 NC NC Tidak
berubah
0 1 1 0 Set

1 0 0 1 Reset

1 1 RC RC Pacu

Gambar C.6.2 Tabel Kebenaran RS NOR

 Flip-flop RS NAND
Flip-flop yang terbuat dari gerbang logika NAND sering disebut
sebagai penahan NAND. Rangkaian flip-flop RS NAND ditunjukkan
pada gambar C.6.3. Penahan NAND prinsip kerjanya sama dengan penahan
NOR. Perbedaannya terletak pada keadaan level atau tingkat logikanya.
Tabel kebenaran flip-flop RS NAND ditunjukkan pada gambar C.6.4.
Input-input set dan reset dari penahan NOR bekerja dari keadaan 0
menjadi 1, sewaktu mengubah keadaan, sedangkan penahan NAND
bekerja dari keadaan 1 menjadi 0, sewaktu mengubah keadaan.
 Gambar C.6.3 Rangakaian Flip-Flop RS NAND
R S Q Q’ Keadaan
0 0 RC RC Pacu
0 1 1 0 Set
1 0 0 1 Reset
1 1 NC NC Tidak
berubah

Gambar C.6.4 Tabel Kebenaran RS NAND (Widjanarka, 2009)

C.7 JK Flip-flop Asynchronous and Synchronous

JK flip-flop memiliki 2 tipe input yaitu asynchronous (asinkron) dan

synchronous (sinkron). Input sinkron ditandai dengan J dan K. Input
sinkron diberi label J dan K. Flip-flop membaca statusnya pada tepi naik
atau turun dari pulsa clock. Input asinkron berupa preset dan clear
beroperasi secara independen dari sinyal clock. Lebih penting lagi, mereka
dapat menimpa input sinkron. Ketika preset atau clear aktif, output Q flip-flop
akan berupa logika 1 atau 0 (Patrick Hoppe,2003).
D. Langkah Percobaan
D.1 R-S Flip-Flop
D.1.1 R-S Flip-Flop Behaviour
1. Buka Aplikasi EWB
2. Pilih menu Logic gates untuk mencari Gerbang Logika

3. Pilih menu Indictors untuk mencari red probe sebagai indikasi output.

4. Pilih menu sources untuk mencari vcc dan ground

5. Pilih menu Basics untuk mencari Switch yang digunakan sebagai input
dari flip-flop

6. Buatlah rangkaian seperti berikut ini dengan cara drag masing-

masing komponen yang dibutuhkan kedalam workspace :
 Gambar Rangkaian :

7. Double click pada switch untuk mengganti hotkey pada switch,lalu OK.

8. Aktifkan rangkaian dengan menekan tombol active Simulation untuk

memulai simulasi

9. Ubah kondisi inputan (0/1) dengan menekan tombol hotkey switch pada
keyboard
D.1.2 R-S Extended R-S Flip-Flop
1. Buka Aplikasi EWB
2. Pilih menu Logic gates untuk mencari Gerbang Logika

3. Pilih menu Indictors untuk mencari red probe sebagai indikasi output.

4. Pilih menu sources untuk mencari vcc dan ground

5. Pilih menu Basics untuk mencari Switch yang digunakan sebagai input
dari flip-flop

6. Buatlah rangkaian seperti berikut ini dengan cara drag masing-

masing komponen yang dibutuhkan kedalam workspace :
 Gambar Rangkaian :

7. Double click pada switch untuk mengganti hotkey pada switch,lalu OK.

8. Aktifkan rangkaian dengan menekan tombol active Simulation untuk

memulai simulasi

9. Ubah kondisi inputan (0/1) dengan menekan tombol hotkey switch pada
keyboard.
D.1.3 R-S Flip-Flop Dominant Reset
1. Buka Aplikasi EWB
2. Pilih menu Logic gates untuk mencari Gerbang Logika

3. Pilih menu Indictors untuk mencari red probe sebagai indikasi output.

4. Pilih menu sources untuk mencari vcc dan ground

5. Pilih menu Basics untuk mencari Switch yang digunakan sebagai input
dari flip-flop

6. Buatlah rangkaian seperti berikut ini dengan cara drag masing-

masing komponen yang dibutuhkan kedalam workspace :
 Gambar Rangkaian :

7. Double click pada switch untuk mengganti hotkey pada switch,lalu OK.

8. Aktifkan rangkaian dengan menekan tombol active Simulation untuk

memulai simulasi

9. Ubah kondisi inputan (0/1) dengan menekan tombol hotkey switch pada
keyboard.
D.2 J-K Flip-Flop
D.2.1 J-K Flip-Flop Asynchronous
1. Buka Aplikasi EWB
2. Pilih menu Logic gates untuk mencari Gerbang Logika

3. Pilih menu Indictors untuk mencari red probe sebagai indikasi output.

4. Pilih menu sources untuk mencari vcc,clock dan ground

5. Pilih menu Basics untuk mencari Switch yang digunakan sebagai input
dari flip-flop

6. Pilih Menu Digital untuk mencari JK Flip-Flop Active low

7. Buatlah rangkaian seperti berikut ini dengan cara drag masing-
masing komponen yang dibutuhkan kedalam workspace :
Gambar Rangkaian :

Penjabaran Rangkaian :
8. Double click pada switch untuk mengganti hotkey pada switch,lalu OK.

9. Setting frequency pada clock sebesar 1 Hz lalu kelik ok

10. Aktifkan rangkaian dengan menekan tombol active Simulation untuk

memulai simulasi

11. Ubah kondisi inputan (0/1) dengan menekan tombol hotkey switch pada
keyboard .
D.2.2 J-K Flip-Flop Synchronous
1. Buka Aplikasi EWB
2. Pilih menu Logic gates untuk mencari Gerbang Logika

3. Pilih menu Indictors untuk mencari red probe sebagai indikasi output.

4. Pilih menu sources untuk mencari vcc,clock dan ground

5. Pilih menu Basics untuk mencari Switch yang digunakan sebagai input
dari flip-flop

6. Pilih Menu Digital untuk mencari JK Flip-Flop Active low

7. Buatlah rangkaian seperti berikut ini dengan cara drag masing-
masing komponen yang dibutuhkan kedalam workspace :
Gambar Rangkaian :

Penjabaran Rangkaian :
8. Double click pada switch untuk mengganti hotkey pada switch,lalu OK.

9. Setting frequency pada clock sebesar 1 Hz lalu kelik ok

10. Aktifkan rangkaian dengan menekan tombol active Simulation untuk

memulai simulasi

11. Ubah kondisi inputan (0/1) dengan menekan tombol hotkey switch pada
keyboard .
E. Data Hasil
E.1 RS Flip-Flop
E.1.1 RS Flip-Flop Behavior
1. Gambar Rangkaian

Gambar RS flip-flop behavior

2. Data Hasil
S R Qn Qn’

0 1 1 0

0 0 1 1

1 1 1 0

1 0 0 1

1 1 0 1

0 1 1 0

1 1 1 0

Tabel kebenaran RS Flop-Flop

 3. Timing Diagram

Timing diagram RS Flip-Flop

E.1.2 Extended RS Flip-Flop
1. Gambar Rangkaian

Gambar. RS flip-flop extended

2. Data Hasil
S R Qn Qn’
0 0 1 0
0 1 0 1
1 1 1 1
1 0 1 0
1 1 1 1
0 1 0 1
1 1 1 1
Tabel kebenaran RS flip-flop extended
3. Timing Diagram

Timing diagram RS flip-flop extended

E.1.3 RS Flip-flop Dominan Reset
1. Gambar Rangkaian

Gambar. RS flip-flop Dominan Reset

2. Data Hasil
S R Qn Qn’
1 0 1 0
0 0 1 0
1 1 1 1
1 0 1 0
0 1 0 1
0 0 0 1
1 0 1 0
1 1 1 1
Tabel Kebenaran RS flip-flop reset
3. Timing Diagram

Timing diagram RS flip-flop dominant reset

E.2 JK Flip-Flop
E.2.1 JK Flip-Flop Asinkron
1. Gambar Rangkaian

Gambar JK Flip-Flop Asinkron

2. Data Hasi
S CJ K R Qn Qn’

0 0 0 0 1 1

1 0 0 0 0 1

1 0 0 1 0 1

0 0 0 1 1 0

1 0 0 1 1 0

Tabel Kebenaran JK Flip-Flop Asinkron

3. Timing Diagram

Timing diagram JK Flip-Flop Asinkron

E.2.2 JK Flip-Flop Sinkron
1. Gambar Rangkaian

Gambar. JK Flip-Flop Sinkron

2. Data Hasil
S C
J K R Qn Qn’
1 1 0 1 1 0
1 0 0 1 1 0
1 0 1 1 0 1
1 0 0 1 0 1
1 1 0 1 1 0
1 0 1 1 0 1
1 1 1 1 1 0
1 1 1 1 0 1

Tabel kebenaran JK Flip-Flop Sinkron

3. Timing Diagram

Timing diagram JK Flip-Flop Sinkron

F. Analisa
F.1 RS Flip-Flop
F.1.1 RS Flip-Flop Behaviour

1. Gambar Rangkaian

Gambar. Rangkaian RS flip-flop behaviour

2. Analisa Rangkaian
Pada sebuah Rangkaian RS flip-flop behavior terdapat dua
gerbang NAND dan dua inputan yaitu set (S) dan reset (R) RS flip-
flop juga memiliki dua output yaitu Qn dan Qn’ sebagai penandanya.
Pada rangkaian ini inputan Set masuk ke gerbang NAND
pertama menghasilkan output Qn sementara, kemudian output Qn
sementara masuk menjadi input gerbang NAND kedua bersama dengan
inputan R yang menghasilkan output Qn’, lalu output Qn’ tersebut
masuk menjadi input gerbang NAND bersama S yang menghasilkan
output Qn final.
 3. Tabel Kebenaran
S R Qn Qn’ Kondisi

1 0 1 0 set

0 1 0 1 reset

0 0 (0) / (1) (1) / (0) Not change

1 1 0 1 reset

4. Analisa Hasil Percobaan

S R Qn Qn’ Kondisi
0 0 1 1 invalid
0 1 1 0 set
1 1 1 0 Not change
1 0 0 1 reset
1 1 0 1 Not change
0 1 1 0 set
1 1 1 0 Not change
1 1 1 0 Not change

1. Saat di inputkan data S=0 dan R=0, maka menghasilkan output Qn=1
dan Qn’=1. Maka keadaan flip-flop berada pada kondisi invalid ( tak
terdefinisi).
2. Saat di inputkan data S=0 dan R=1, maka akan menghasilkan output
Qn=1 dan Qn’=0. Maka Keadaan flip flop berada pada kondisi set .
3. Saat di inputkan data S=1 dan R=1, maka menghasilkan output Qn=1
dan Qn’=0. Maka keadaan flip flop berada pada kondisi not change
menandakan output pada rangkaian ini sama dengan rangkaian
sebelumnya sehingga tidak ada perubahan.
4. Saat di inputkan data S=1 dan R=0, maka akan menghasilkan output
berupa Qn=0 dan Qn’=1. Maka keadaan flip flop berada pada kondisi
reset.
5. Saat di inputkan data S=1 dan R=1, maka menghasilkan output berupa
Qn=0 dan Qn’=1. Maka keadaan flip flop berada pada kondisi not change
yang menandakan bahwa output pada rangkaian ini sama dengan
rangkaian sebelumnya sehingga tidak ada perubahan.
6. Saat di inputkan data S=0 dan R=1, maka menghasilkan output Qn=1
dan Qn’=0. Pada keadaan flip flop berada pada kondisi set .
7. Saat di inputkan data S=1 dan R=1, maka menghasilkan output Qn=1
dan Qn’=0. Maka keadaan flip flop berada pada kondisi not change yang
menandakan bahwa output pada rangkaian ini sama dengan rangkaian
sebelumnya sehingga tidak ada perubahan.
8. Saat di inputkan data S=1 dan R=1, maka akan menghasilkan output
berupa Qn=1 dan Qn’=0. maka keadaan flip flop berada pada kondisi not
change yang menandakan bahwa output pada rangkaian ini sama dengan
rangkaian sebelumnya sehingga tidak ada perubahan.
F 1.2 Rs Flip-Flop Extended
1. Analisa Rangkaian

Gambar. RS flip-flop extended

Pada sebuah Rangkaian RS flip-flop extended terdapat dua
gerbang NOT dan dua gerbang NAND. Dan dua inputan set (S)
dan reset (R). RS flip flop extended memiliki dua output yaitu Qn
dan Qn’ sebagai keluarannya.
Pada rangkaian ini inputan Set (S) masuk ke gerbang NOT
pertama lalu masuk ke gerbang NAND pertama menghasilkan output
Qn sementara. Kemudian output Qn sementara masuk menjadi input
gerbang NAND kedua bersama dengan inputan R melewati
gerbang NOT kedua yang menghasilkan output Qn’, setelah
Output Qn’ tersebut masuk menjadi input gerbang NAND
bersama S yang menghasilkan Output final. menghasilkan output
1 pada lampu Qn’ sehingga lampu Qn’ menyala.
 2. Tabel Kebenaran

S R Qn Qn’ Kondisi
1 0 1 0 set
0 1 0 1 reset
0 0 (0) / (1) (1) / (0) Not change
1 1 0 1 reset

3. Analisa Hasil Percobaan

S R Qn Qn’ Kondisi
0 0 1 1 invalid
0 1 0 1 reset
1 1 1 1 Invalid
1 0 1 0 set
1 1 1 1 invalid
0 1 0 1 reset
1 1 1 1 invalid
1 1 1 1 invalid

1. Saat di inputkan data S=0 dan R=0, akan menghasilkan output Qn=1
dan Qn’=1. Pada keadaan ini flip flop berada pada kondisi invalid (
tak terdefinisi).
2. Saat di inputkan data S=0 dan R=1, akan menghasilkan output Qn=0
dan Qn’=1. Maka keadaan flip flop berada pada kondisi reset .
3. Saat di inputkan data S=1 dan R=1, akan menghasilkan output Qn=1
dan Qn’=1 maka keadaan flip flop berada pada kondisi invalid ( tak
terdefinisi).
4. Saat diinputkan data S=1 dan R=0, akan menghasilkan output
Qn=1 dan Qn’=0. Pada keadaan ini flip flop berada pada kondisi
set.
5. Saat di inputkan data S=1 dan R=1, akan menghasilkan output Qn=1
dan Qn’=1. Maka keadaan flip flop berada pada kondisi invalid ( tak
terdefinisi).
6. Saat di inputkan data S=0 dan R=1, akan menghasilkan output
Qn=0 dan Qn’=1 . maka keadaan flip flop berada pada kondisi
reset .
7. Saat di inputkan data S=1 dan R=1, akan menghasilkan output Qn=1
dan Qn’=1. Maka keadaan flip flop berada pada kondisi invalid (
tak terdefinisi).
8. Saat di inputkan data S=1 dan R=1, akan menghasilkan output Qn=1
dan Qn’=1. Maka keadaan flip flop berada pada kondisi invalid (
tak terdefinisi).
F.1.3 RS Flip-flop Dominan Reset

1. Analisa Rangkaian RS Flip-Flop Dominan Reset

Gambar. Rangkaian RS flip-flop dominan reset

Rangkaian diatas memiliki 4 gerbang logika yaitu 1 gerbang
NOT dan 3 gerbang NAND, yang memiliki 2 inputan yaitu Set (S)
dan Reset (R),dan memiliki 2 output Qn dan Qn`.
Ketika Inputan R melewati gerbang NOT akan menghasilkan
R`. kemudian inputan S terhubung dan masuk sebagai masukan pada
gerbang NAND pertama bersama R`. kemudian keluaran dari
gerbang NAND pertama masuk sebagai inputan pada NAND kedua
bersama inputan lainnya. Maka hasil dari (output NAND kedua)
menghasilkan Qn sementara ,kemudian Qn sementara menjadi
inputan pada gerbang NAND ketiga bersama R` dan menghasilkan
output Qn`. kemudian Qn` menjadi inputan pada gerbang NAND
kedua bersama ouput gerbang NAND pertama dan menghasilkan Qn Commented [is1]: 2, 3 mana ?

sebenarnya.
F.2 JK Flip-Flop
F.2.1 JK Flip-Flop Asinkron
1. Analisa Rangkaian

Gambar. JK flip-flop asinkron

Pada rangkaian JK FLIP FLOP ASINKRON, memiliki 4 gerbang
NAND dan memiliki 8 buah red probe (lampu), yang mana rangkaian
ini juga memiliki +VCC yang berfungsi sebagai power atau tenaga
utama dan memiliki ground netral, serta memiliki 5 buah switch yang
berfungsi sebagai penghubung antara jaringan dan sebagai
penghantar
Pada Rangkaian JK flip-flop asinkron, ketika set (S) dan Reset (R)
dihubungkan dengan gerbang NAND berlogika 1, maka input dari
switch J masuk ke input pertama dari NAND pertama dan input
dari clock masuk ke input kedua dari NAND pertama sehingga
menghasilkan output, dan output dari NAND pertama akan masuk ke
input kedua dari NAND kedua dan input dari switch set (S) masuk
ke input pertama dari NAND kedua, sehingga output dari NAND
kedua menghasilkan Qn sementara, dan output dari Qn sementara ini
akan menuju ke input pertama dari NAND ketiga dan input kedua
 dari NAND ketiga sudah terhubung dengan input dari clock dan input
dari NAND ketiga sudah terhubung dengan switch K, sehingga
output dari NAND ketiga akan menuju ke input kedua dari NAND
keempat dengan inputan pertama dari NAND keempat sudah
terhubung dengan alur dari Qn sementara menuju ke input pertama
dari NAND ketiga, serta input ketiga dari NAND keempat terhubung
dengan Reset (R) sehingga output dari NAND keempat
menghasilkan Qn’ sementara. Dari Qn’ menuju ke input ketiga
dari NAND pertama dan input ketiga dari NAND kedua sehingga
menghasilkan Qn final.
2. Tabel Kebenaran

S R Qn Qn’ Kondisi
1 0 0 1 set
0 1 1 0 reset
1 1 (0) / (1) (1) / (0) Not change
0 0 1 1 invalid

3. Analisa Hasil Percobaan

S J C K R Qn Qn’ Kondisi
0 0 0 0 1 1 invalid
1 0 0 0 0 1 Reset
1 0 0 1 0 1 Reset
0 0 0 1 1 0 Set
1 0 0 1 1 0 Not change

1. Pada Saat S = 0 dan R = 0 maka hasil output Qn = 1 dan Qn’=1

sehingga keadaan flip flop invalid dimana flip-flop tidak dapat
memilih dan menyalakan lampu (tidak terdefinisi).
2. Pada saat S = 1 dan R = 0 maka hasil output Qn = 0 dan Qn’= 1
sehingga keadaan flip flop berkondisi Reset dimana Qn’ aktif
karena input R berlogika 0.
3. Pada saat S = 1 dan R = 1 maka hasil output Qn = 0 dan Qn’= 1
sehingga kondisi flip flop dalam keadaan Reset dimana Qn’ aktif
kerena kedua input berlogika 1.
4. Pada saat S = 0 dan R = 1 maka hasil output Qn = 1 dan Qn’= 0
sehingga kondisi flip flop dalam keadaan Set dimana Qn aktif
karena input S berlogika 0.
5. Pada saat S = 1 dan R = 1 maka hasil output Qn = 1 dan Qn’= 0
sehingga kondisi flip flop dalam keadaan not change dimana flip-flop
tidak berubah dari keadaan sebelumnya.
F 2.2 JK Flip-Flop Sinkron Commented [is2]: namakan /label gerbang logikanya
spy mudah menganalisa
1. Analisa Rangkaian

Gambar. JK flip flop sinkron

Pada rangkaian di atas memiliki 4 Gerbang NAND, 1 buah Clock

dan memiliki 8 buah red probe (lampu), yang mana rangkaian ini
juga memiliki +VCC yang berfungsi sebagai power atau tenaga
utama dan memiliki ground netral, serta memiliki 5 buah switch yang
berfungsi sebagai penghubung antara jaringan dan sebagai
penghantar dengan inputan yaitu S,J,C,K,R.
Pada rangkaian JK Flip-Flop Sinkron, yang diatur uuntuk
diubah logikanya yaitu inputan J,C,K. Nanti Input J masuk Secara
bersamaan dengan inputan C dihubungkan dengan gerbang NAND
pertama dan akan menghasilkan output sementara , output gerbang
NAND pertama akan menjadi inputan bersama pada inputan S dan
terhubung ke gerbang NAND kedua, dan menghasilkan Qn
sementara. Kemudian Qn sementara menjadi inputan untuk masuk ke
gerbang NAND ketiga bersamaan dengan inputan C dan K dan
meghasilkan output sementara. Pada gerbang NAND ketiga ini
menjadi inputan untuk gerbang NAND keempat bersamaan dengan
inputan R dengan inputan Qn sementara dan menghasilkan output
Qn’. Inputan Qn’
masuk ke gerbang NAND pertama bersamaan dengan inputan J dan
inputan C dan akan menghasilkan output sementara. Pada Output
gerbang NAND pertama menjadi inputan dengan inputan S dan inputan
Qn’ dan masuk ke gerbang NAND kedua yang menjadi inputan,
Maka menghasilkan output Qn finalnya.

2. Tabel Kebenaran

J K Qn Qn’ Kondisi
1 0 1 0 set
0 1 0 1 reset
0 0 (0) / (1) (1) / (0) Not
change
1 1 (0) / (1) (1) / (0) Toggle

3. Analisa Hasil Percobaan

S J C K R Qn Qn’ Kondisi
1 1 0 1 1 0 set
1 0 0 1 1 0 Not
change
1 0 1 1 0 1 Reset
1 0 0 1 0 1 Not
change
1 1 0 1 1 0 set
1 0 1 1 0 1 reset
1 1 1 1 1 0 set
1 1 1 1 0 1 reset
1. Pada inputan J = 1 dan K = 0 maka akan menghasilkan output Qn
= 1 dan Qn’=0 sehingga flip flop dalam keadaan Set dimana Qn aktif
karena input K berlogika 0
2. Pada inputan J = 0 dan K = 0 maka akan menghasilkan output Qn
= 1 dan Qn’=0 sehingga flip flop dalam keadaan Not change dimana
output tidak berubah dari sebelumnya.
3. Pada inputan J = 0 dan K = 1 maka akan menghasilkan output Qn
= 0 dan Qn’=1 sehingga flip flop dalam keadaan Reset dimana
Qn’ aktif karena input J berlogika 0.
4. Pada inputan J = 0 dan K = 0 maka akan menghasilkan output Qn
= 0 dan Qn’=1 sehingga flip flop dalam keadaan Not change
dimana output tidak berubah dari sebelumnya.
5. Pada inputan J = 1 dan K = 0 maka akan mengasilkan output Qn
= 1 dan Qn’=0 sehingga flip flop dalam keadaan Set Set dimana
Qn aktif karena input K berlogika 0.
6. Pada data inputan J = 0 dan K = 1 maka akan menghasilkan
output Qn = 0 dan Qn’=1 sehingga flip flop dalam keadaan Reset
dimana Qn’ aktif karena input J berlogika 0.
7. Pada data inputan J = 1 dan K = 1 maka akan menghasilkan
output Qn = 1 dan Qn’= 0 sehingga flip flop dalam keadaan Set
dimana Qn aktif karena kedua input bernilai 1.
8. Pada inputan J = 1 dan K = 1 maka akan menghasilkan output Qn
= 0 dan Qn’=1 sehingga flip flop dalam keadaan Reset dimana
Qn’ aktif karena kedua input bernilai 1.
G. Kesimpulan

1. Rangkaian Sekuensial adalah Rangkaian yang nilai keluarannya tidak

hanya tergantung dari masukan saat ini, juga dari perilaku rangkaian
sebelumnya. Sedangkan Latch adalah rangkaian dasar yang digunakan
untuk informasi dan elemen rangkaian yang mengubah output
berdasarkan masukan aktif, input sebelumnya dan keluaran sebelumnya.
2. Pada rangkaian flip – flop R-S terdapat masukan set dan reset. Flip-Flop
R-S mempunyai dua masukan, yang diberi symbol S sebagai set dan R
sebagai reset. Dua keluaran diberi label Qn dan Qn’. Pada Flip-Flop
keluaran selalu berlawanan, atau komplementer. Misalnya bila keluaran
Qn sama dengan 1, maka keluaran Qn’ sama dengan 0, dan yang lainnya.
RS Flip-Flop extanded,pada prinsip kerjanya seperti Flip-Flop SR tetapi
yang membedakannya di nilai input akan melewati gerbang NOT
sebelum melalui gerbang NAND. Pada Gerbang NOT berfungsi untuk
membalikkan nilai input. RS Flip-Flop dengan reset dominan, dimana
memiliki 3 gerbang NAND dan 1 gerbang NOT, dimana inputan R akan
melewati gerbang NOT dan outputnya akan menjadi inputan pada
gerbang NAND pertama bersama S atau , maka hasil outputnya
menjadi inputan pada gerbang NAND kedua dan R’ menjadi inputan
pada gerbang NAND ketiga kemudian prinsip kerjanya seperti Flip-Flop
SR..
3. Pada rangkaian Flip-Flop R-S adalah Flip-Flop yang paling
sederhana. Prinsip kerja pada RS Flip-Flop adalah nilai inputan S
akan berbanding terbalik dengan nilai output Qn begitu juga dengan
nilai R berbanding terbalik dengan nilai output Qn’, namun ketika
nilai S=R=1, maka nilai output akan tetap sama dengan nilai output
sebelumnya, pada saat nilai S=R=0 maka nilai output akan invalid
atau tidak terdefinisi.
4. Pada saat JK Flip-Flop sinkron nilai inputan JK berubah-ubah dan
inputan nilai SR akan tetap, dan pada saat diinputkan nilai J=K=0,
nilai S akan berbanding terbalik dengan nilai keluaran Q, begitu juga
 sebaliknya dengan logika inputan R berbanding terbalik dengan outputan
Q’, namun ketika logika S sama dengan logika Q maka keluarannya
mengalami keadaan not change. Sirkuit Sinkron yang disinkronisasi
ke sinyal clock tertentu. Logika Sekuensial Asynchronous tidak
disinkronkan oleh Sinyal Clock, Output rangkaian berubah langsung
sebagai tanggapan terhadap perubahan input. alasan adanya sinyal clock
pada JK Flip-Flop sinkron digunakan untuk Keuntungan dapat lebih
cepat daripada Logika asinkron, karena rangkaian tidak harus menunggu
Sinyal Clock untuk memproses Input/masukan.
5. Rangkaian JK Flip-Flop Asinkron, rangkaian ini menggunakan 4
gerbang inputan NAND ketiga, dan memiliki dua output Qn dan Qn’,

serta empat input S, J, K, R dan 1 clock .Pada gerbang NAND

pertama mendapatkan input dari input J, pada clock, dan inputan
ketiga dari output gerbang NAND keempat. Gerbang NAND kedua
mendapatkan masukan pertama dari inputan K, masukan kedua dari
clock , dan masukan ketiga dari output gerbang NAND ketiga.
Gerbang NAND ketiga mendapat masukan pertama dari input
S,masukan kedua dari output gerbang NAND pertama,dan masukan
ketiga dari output gerbang NAND keempat.Gerbang NAND keempat
mendapatkan masukan pertama dari input R, masukan kedua dari
output gerbang NAND kedua,dan masukan ketiga dari output gerbang
NAND ketiga. keluaran dari gerbang NAND ketiga menentukan
menyala atau tidaknya lampu Qn, sedangkan gerbang NAND keempat
menentukan menyala atau tidaknya lampu Qn’. Asinkron dikatakan
sebagai rangkaian yang tidak menunggu clock untuk memulai proses
input oleh karena itu disebut dengan nama asinkron. Commented [is3]: simpulkan masukan dan
keluarannya sperti apa
6. Perbedaan jenis-jenis flip-flop
a. Flip-Flop R-S
RS Flip-Flop merupakan dasar dari semua Flip-flop yang memiliki
2 gerbang inputan / masukan yaitu set (S) dan reset (R) yang
digunakan
 untuk menghubungkan antar gerbang. Flip-flop yang ini
mempunyai 2 keluaran / output yaitu Qn dan Qn`.
b. Filp-flop tipe T
Filp-flop tipe T merupakan rangkaian flip-flop yang telah di buat
dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan
menjadi satu maka akan diperoleh flip-flop yang memiliki watak
membalik output sebelumnya jika inputannya tinggi dan outputnya
akan tetap jika inputnya rendah.
c. Flip-Flop Tipe D
D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun
dengan menggunakan Flip-flop RS. Perbedaan dengan Flip-flop RS
terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu
diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi
keadaan yang berbeda pada input RS, dengan demikian hanya terdapat
2 keadaan "SET" dan "RESET" S=0 dan R=1 atau S=1 dan R=0, jadi
dapat disi.
d. J-K Flip-Flop
JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk
megantisipasi keadaan terlarang pada flip-flop S-R. Kelebihan JK
Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di
beri berapapun inputan asalkan terdapat clock maka akan terjadi
perubahan pada keluarannya / outputnya.
7. Perbedaan JK flip-flops sinkron dan asinkron yaitu pada JK sinkron
nilai input R dan S nya tetap yaitu 1, yang diubah hanya nilai logika J
dan K kemudian clock. Sedangkan pada JK Asinkron nilai input R
dan S diubah, dan nilai input J dan K tetap 0 kemudian clock
 DAFTAR PUSTAKA
Ir. P. Insap Santosa, M.Sc. 1996. “Teknik Digital”. Yogyakarta: Andi.
Prof. Dr. Zuhal M.Sc.EE dan Ir. Zhanggischan. 2004. “Prinsip Dasar
Elektroteknik”. Jakarta : Gramedia Pustaka Utama.
Roger L. Tokheim. 1995. “Elektronika Digital Edisi Kedua”. Jakarta :
Erlangga.
Sari, Luh Ari Anjar, Wayan Diatniti. 2013. “Flip-Flop JK Master Slave”.
Lampung : Jurusan Fisika Fakultas Matematika dan Ilmu
Pengetahuan Alam Universitas Lampung.
Saputra, Syarqie Arfanda. 2019. “Literature Penerapan Rangkaian
Pencacah Digital”. Yogyakarta: Universitas Muhammadiyah
Yogyakarta.
Tim Praktikum Sistem Digital Teknik Informatik. 2016. “Modul Praktikum
Sistem Digital”. Jurusan Ilmu Komputer Fakultas Matematika dan
Ilmu Pengatahuan Alam, Universitas Udayana.
Widianto, Mochammad Haldi. 2019. “Flip-Flop dan Jenis-Jenisnya”.
Bandung : Binus University.
Widianto, Eko Didik. 2011. “Elemen Rangkaian Sekuensial: Latch dan
Flip- flop”. Semarang: Universitas Diponegoro.
Widjanarka, W. 2009. “Teknik Digital”. Surabaya: Erlangga.
CATATAN ASISTENSI :
Asis 1 :
+perbaiki dasteo
+perbaiki data hasil
+ Tambah analisa
+tambah kesimpulan

NOTE : Jangan dihapus komentarnya

Asis 2 :
+perbaiki dasteo
+perbaiki data hasil
+perbaiki analisa(tambah analisa RS FF dominan reset)
+ tambah kesimpulan

Asis 3 :
+perbaiki analisa ( RS FF Dominan reset) dan label gerbang JK FF
+ perbaiki kesimpulan

Tugas 2 : Artikel pengaplikasian FF dapalm kehidupan sehari hari lalu rangkum ,

ketahuan copas / sama nilai tugas akan sy bagi
TUGAS : Buat rangkaian T dan D Flip flop pada ewb berserta tabel kebenaranya,
masing2 anggota beda warna kabel
1. FLIP-FLOP TIPE D
Gambar Rangkaian Flip-Flop Tipe D

Tabel kebenaran Flip-Flop Tipe D :

Input Output Kondisi
Clock D Qn Qn’
0 x Qn Qn’ Not change
1 0 0 1 Reset
1 1 1 0 Set
2. FLIP-FLOP TIPE T
Gambar Rangkaian Flip-Flop Tipe T

Tabel Kebenaran Flip-Flop Tipe T

Clock T Qn Qn’
0 1 0
1 0 0
0 1 0
1 0 1
Tugas 2 : Artikel pengaplikasian FF dapalm kehidupan sehari hari lalu rangkum ,
ketahuan copas / sama nilai tugas akan sy bagi

Penerapan Flip Flop sebagai pengolah data digital yang diterapkan ke perangkat
elektronik, Jam Digital.

Perkembangan teknologi kini semakin pesat, hal ini dapat dilihat dari teknologi
yang semakin canggih. Dulunya teknologi diciptakan dengan rangkaian yang
sederhana, namun semakin berkembangnya zaman banyak sekali modifikasi dari
teknologi terdahulu. Modifikasi ini memberikan dampak yang lebih baik, seperti:
lebih mudah diaplikasikan, dapat dikombinasikan dengan hal baru, serta dapat
menghemat waktu. Seperti rangkaian modifikasi satu ini, LED Flasher menggunakan
LDR dan IC NE555. LED Flasher ini merupakan bentuk modifikasi dari rangkaian flip
flop sederhana. Pada rangkaian ini menggunakan IC NE555 sebagai pengatur / pemberi
perintah untuk nyala LED, sedangkan LDR dapat dikatakan sebagai pemberi input
pada rangkaian ini.

Untuk lebih mengenal sebenarnya apasih LED Flasher itu?, mari kita bahas. LED
Flasher merupakan bentuk modifikasi dari rangkaian flip flop sederhana. Flip-flop
adalah rangkaian arus listrik yang bekerja berdasarkan arus listrik dari berbagai macam
gerbang sederhana dari arus listrik yang berhubungan saling menyilang. Rangkaian
flip-flop biasa digunakan sebagai pengolahan data digital yang di terapkan ke
perangkat elektronik. Walaupun modifikasi rangkaian flip-flop, flasher ini memiliki
perbedaan dengan flip-flop, berikut ini perbedaaannnya:

 Flip-flop jika dihidupkan, memiliki nyala lampu yang bergantian dan

memiliki waktu nyala yang beraturan.
 Flasher / flashing jika dihidupkan, memiliki nyala lampu sekejap dan jika
flashing di loop maka LED akan menyala kemudian padam kembali
beberapa saat kemudian.
Kemudian kita akan mencari tahu komponen utamanya yaitu IC TIMER 555,
sebenarnya apa itu IC TIMER 555?

IC TIMER 555 merupakan sebuah sirkuit terpadu yang digunakan untuk berbagai
pewaktuan dan multivibrator. Multivibrator adalah suatu rangkaian yang mengeluarkan
tegangan dengan bentuk pulsa. IC berfungsi sebagai penunda waktu (Delay
TIMER), rangkaian flip-flop dan osilator. Dalam penerapannya IC TIMER dapat
sebagai clock untuk jam digital, hiasan menggunakan lampu LED, menyalakan 7-
segment dengan rangkaian astable, metronome dalam industri musik, timer counter,
atau dengan lebih dalam mengutak-atik lagi dapat memberikan PWM (pulse width
modulation) yang mengatur frekuensi sinyal logika high untuk mengatur duty cycle
yang diinginkan.

Sehingga bisa diringkas bahwa Flip-flop adalah rangkaian arus listrik yang bekerja
berdasarkan arus listrik dari berbagai macam gerbang sederhana dari arus listrik
yang berhubungan saling menyilang. Rangkaian flip-flop biasa digunakan sebagai
pengolahan data digital yang di terapkan ke perangkat elektronik. Walaupun modifikasi
rangkaian flip-flop, flasher ini memiliki perbedaan dengan flip-flop, berikut ini
perbedaaannnya:

 Flip-flop jika dihidupkan, memiliki nyala lampu yang bergantian dan memiliki
waktu nyala yang beraturan.
 Flasher / flashing jika dihidupkan, memiliki nyala lampu sekejap dan jika
flashing di loop maka LED akan menyala kemudian padam kembali
beberapa saat kemudian.
 LABORATORIUM ELEKTRONIKA DIGITAL
JURUSAN TEKNIK ELEKTRO
FAKULTAS TEKNIK UNIVERSITAS MATARAM
Jl. Majapahit No.62 Telp. (0370) 636126 Mataram 83125

LEMBAR ASISTENSI

PRAKTIKUM RANGKAIAN LOGIKA

N AMA :

N IM :

K ELOMPOK : 9

No Hari /Tanggal Koreksi Paraf

1 Jum’at, 3 Juli +perbaiki dasteo
2020 +perbaiki data hasil
+ Tambah analisa
+tambah kesimpulan

Sabtu, 4 Juli +perbaiki dasteo

2
2020 +perbaiki data hasil
+perbaiki analisa(tambah analisa RS FF dominan
reset)
+ tambah kesimpulan

Senin, 6 juli +perbaiki analisa ( RS FF Dominan reset) dan

3 2020 label gerbang JK FF
+ perbaiki kesimpulan
Mataram, Juni 2020

Assisten,

IKHWANI SYAHBANA

NIM. F1B017037