LAPORAN PRAKTIKUM

ELEKTRONIKA RKD203
Topik: Filter Aktif
Kelas: RK-A2

Anggota Kelompok:
1. Mohammad Mirza Ulhaq S. (162112233072)
2. Alifian Nur Rahman (162112233075)
3. Saddam AL Fattah Putra Adi (162112233043)
4. Vallen Muhammad Azhim Fakhri (162112233025)

Program Studi Teknik Robotika dan Kecerdasan Buatan

Fakultas Teknologi Maju dan Multidisiplin
Universitas Airlangga
2023
 I. Dasar Teori

Flip - flop
Flip – flop merupakan dasar dari pembentukan suatu rangkaian digital sekuensial, yaitu
rangkaian yang outputnya berdasarkan urutan waktu (time base). Flip – flop sendiri merupakan
rangkaian digital kombinasi yang memiliki umpan balik (feedback), output dari rangkaian pada
sekuens waktu sebelumnya dipakai juga sebagai input saat ini, sehingga dipengaruhi oleh
keadaan output flip – flop sebelumnya.
Pada rangkaian digital sekuensial, input dan output dari rangkaian dipengaruhi oleh waktu (time
base). Keadaan input akan mempengaruhi output hanya pada saat tertentu. Dengan demikian
diperlukan suatu referensi waktu pada rangkaian–rangkaian sequential. Referensi waktu yang
dipakai biasanya diambil dari input clock. Berikut ini adalah gambar gelombang kotak yang
biasa dipakai sebagai clock dengan bagian - bagian yang dapat dipakai sebagai referensi waktu
seperti pada (Gambar 9.1).

Gambar 9.1 Karakteristik gelombang kotak untuk input clock

Gelombang kotak diatas sesungguhnya merupakan deretan pulsa - pulsa, dan bisa ditinjau
menjadi empat bagian yang berlainan. Empat bagian tersebut ialah:
1) Level low merupakan bagian gelombang yang rendah (low).
2) Level high merupakan bagian gelombang yang tinggi (high).
3) Leading edge, atau rising edge, atau positive going edge yang merupakan transisi
(perubahan) gelombang dari low ke high.
4) Trailing edge, atau falling edge, atau negative going edge yang merupakan transisi
(perubahan) gelombang dari high ke low.
Flip - Flop juga merupakan rangkaian dasar dari penyimpanan informasi. Pengertian dasar dari
Flip – Flop sebagai dasar penyimpanan informasi ialah:
 1. Flip - flop merupakan sistem yang hanya mempunyai dua keadaan stabil, yaitu kondisi
dengan logika 1 atau 0.
2. Jika flip – flop dalam keadaan logika 1, keadaan itu disimpan dan tetap 1 sampai
terdapat input yang menyebabkan Flip – Flop berubah keadaan menjadi 0. Dan
keadaan 0 itu juga tetap sampai terdapat input yang membuatnya menjadi 1. Sifat ini
merupakan dasar untuk penyimpanan informasi pada komputer digital.
3. Flip – flop mempunyai dua sinyal output, yang saling berlawanan. Biasanya ditandai
dengan 𝑄 dan 𝑄. Selanjutnya hanya akan dibicarakan sebuah output saja, yaitu 𝑄.
Perlu diingat bahwa yang akan digunakan disini adalah positive – logic. Positive – logic ialah
suatu keadaan dimana tegangan yang tinggi (HIGH) dianggap sebagai logika 1 dan tegangan
yang rendah (LOW) dianggap sebagai logika 0. Sedangkan negative – logic ialah kebalikannya,
yaitu tegangan yang tinggi dianggap sebagai logika 0 dan tegangan yang rendah dianggap
sebagai logika 1. Dilihat dari pemakaian clock, Flip - flop dapat dibedakan menjadi dua
golongan yaitu:
1) Latch (Flip-flop yang tidak memakai clock), dan
2) Synchronous Clocking Flip-flop.
Latch
Latch merupakan rangkaian flip-flop yang tidak memakai input clock. Pada Latch keadaan
input langsung mempengaruhi keadaan output. Latch mempunyai dua buah input yang disebut 𝑆
dan 𝑅, dan dua buah output yang diberi nama 𝑄 dan 𝑄. Sifat-sifat Latch adalah sebagai berikut:
 Jika input 𝑆 diaktifkan maka 𝑄 = 1.
 Jika input 𝑅 diaktifkan maka 𝑄 = 0.
 Jika kedua input tidak aktif disebut keadaan stabil dan 𝑄 tetap seperti keadaan
sebelumnya.
 Jika kedua input diaktifkan maka 𝑄 tidak dapat ditentukan (sering disebut keadaan
inhibit).
 Gambar 9.2 Simbol Latch dan tabel kebenarannya
Latch dapat diimplementasikan dengan gerbang - gerbang NOR saja yang disebut NOR Latch
atau dari gerbang - gerbang NAND saja yang disebut NAND Latch. Pada NOR Latch, input 𝑆
dan 𝑅 aktif High (bila diberi 1 aktif, 0 tidak aktif). Pada NAND Latch input 𝑆 dan 𝑅 aktif Low
(bila diberi 1 tidak aktif, 0 aktif). Gambar 9.3 - 9.4 merupakan representasi rangkaian dari NOR
Latch dan NAND Latch beserta tabel kebenarannya.
Gambar 9.3 NOR Latch dan tabel kebenarannya
 Gambar 9.4 NAND Latch dan tabel kebenarannya
Aplikasi dari rangkaian Latch biasanya dipakai sebagai debouncing (anti bouncing) saklar. IC
Latch yang ada ialah 74LS279 yaitu Quad SR Latches.
Synchronous Clocking Flip – Flop
Synchronous Clocking Flip – Flop ialah Flip - Flop yang mempunyai input clock, dengan salah
satu bagian dari clock ini dipakai sebagai referensi waktu. Untuk selanjutnya Synchronous
Clocking Flip Flop ini akan kita sebut Flip- Flop. Flip - Flop mempunyai dua kelompok input,
yaitu:
1. Input Data, yang terdiri atas :
 Asynchronous Data Input
 Synchronous Data Input
2. Input Clock
Penggolongan Menurut Input Data
1) Asynchronous Data Input
Asynchronous Data Input ialah input dari Flip Flop yang mempengaruhi outputnya secara
langsung. Jadi perubahan output Flip – Flop tidak tergantung dari input clock dan input -
input lain. Asynchronous data input dari Flip - Flop ialah input SET dan input RESET.
Pengaruh dan sifat -sifat input input ini pada output Flip-flop ialah sebagai berikut:
 Jika input SET diaktifkan dan input RESET dibuat tidak aktif, maka Flip - Flop akan di
"set" sehingga outputnya menjadi 1.
 Jika input RESET diaktifkan dan input SET dugni Jo dibuat tidak aktif, maka Flip Flop
akan di "reset" sehingga outputnya menjadi 0.
 Tidak diperbolehkan untuk mengaktifkan kedua input SET dan RESET pada waktu yang
bersamaan. Jika keadaan ini terjadi, maka keadaan output dari Flip - Flop tidak dapat
dipastikan.
 Keadaan aktif dari input-input ini ditentukan oleh IC yang dipakai dan dapat dilihat pada
data sheet dari IC tersebut. Jika pada suatu IC dikatakan bahwa input SET dan RESET
nya aktif high (1), maka untuk mengaktifkannya input tersebut harus kita beri 1, dan kita
beri 0 jika input – input tersebut aktif low.
Input – input SET dan RESET ini tidak selalu ada pada Flip - Flop. Sebagai contoh ialah 74LS73
ialah IC JK Flip-Flop dengan input RESET, 74LS74 merupakan IC D Flip – Flop dengan input
SET dan RESET.
1) Synchronous Data Input
Synchronous Data Input ialah dari Flip - Flop yang hanya akan mempengaruhi output dari
Flip – Flop saat terdapat bagian dari clock yang sesuai dengan referensi waktu dari Flip -
Flop tersebut. Menurut data inputnya, dapat kita kenal 4 macam jenis Flip - Flop, antara lain:
1. D Flip – Flop
D Flip - Flop mempunyai dua buah input yaitu input 𝐷 dan input clock (CLK).
Sedangkan outputnya ialah 𝑄 dan 𝑄. Pada Flip - Flop ini data pada input 𝐷 akan
diteruskan ke output 𝑄 pada saat input clock berada dalam keadaan aktif. Untuk jelasnya,
jika input 𝐷 diberi 1, maka 1 tersebut akan diteruskan ke output saat terjadi clock.
Dengan demikian setelah terjadi clock, outputnya menjadi 1 dan sebaliknya. Tabel
kebenaran dari D Flip - Flop direpresentasikan pada Gambar 9.5.

Gambar 9.5 D Flip-Flop dan tabel kebenarannya

Berdasarkan tabel kebenaran untuk D lip-flop, dapat dilihat bahwa D Flip-flop
merupakan dasar dari pembuatan memoi 1 bit. Sifat D Flip-Flop inilah yang dipakai
untuk keperluan transfer data. Biasanya D Flip – Flop ini digunakan untuk membentuk
rangkaian register. IC D Flip – Flop yang ada adalah 74LS74 yaitu Dual D – Type Positif
– Edge Triggered Flip – Flop. D Flip-flop sering disebut juga sebagai D-Latch.
2. T Flip – Flop
T Flip-Flop mempunyai dua buah input yaitu input 𝑇 dan input clock. Outputnya adalah
𝑄 dan 𝑄. Output dari Flip-Flop ini akan selalu berubah - ubah (0 dan 1) bila input 𝑇 = 1
dan input clock aktif. Jika input 𝑇 = 0 output dari Flip - Flop ini tidak akan berubah
meskipun input clock diaktifkan. Dari penjelasan tersebut dapat disusun suatu tabel
kebenaran seperti pada Gambar 9.6. Sifat Flip Flop ini ialah outputnya selalu 1 dan input
clock berubah ubah bila 𝑇 diaktifkan.
Karena sifat itulah maka Flip - Flop ini dipakai untuk pembentukan rangkaian
counter(pencacah). Walaupun T Flip-Flop ini merupakan pembentuk counter namun IC
dari T Flip - Flop ini tidak ada. Hal ini disebabkan karena T Flip-Flop dapat dengan
mudah dibuat dari JK Flip - Flop.

Gambar 9.6 T Flip-Flop dan tabel kebenarannya

3. JK Flip – Flop
JK Flop mempunyai tiga buah input yaitu input 𝐽, input 𝐾, dan input clock. Outputnya
adalah 𝑄 dan 𝑄. JK Flip-Flop ini merupakan Flip – Flop yang sering dipakai. JK Flip-
Flop ini menggabungkan keunggulan D Flip-Flop dan T Flip-Flop dalam satu Flip - Flop.
Output Flip- Flop ini dapat di set, di reset, dikomplemenkan, atau tidak diubah sesuai
dengan kombinasi input inputnya. Karena itu JK Flip - Flop ini dapat diubah menjadi Flip
- Flop jenis lain (D Flip - Flop dan T Flip - Flop). Pada Flip Flop ini output juga
tergantung dari input clock. Output akan berubah sesuai dengan input 𝐽 dan input 𝐾 saat
input clock aktif. Pengaruh input 𝐽 dan input 𝐾 terhadap output ialah sebagai berikut:
  Jika input 𝐽 = 0 dan input 𝐾 = 0, maka output 𝑄 tetap tidak berubah.
 Jika input 𝐽 = 0 dan input 𝐾 = 1, maka output 𝑄 = 0.
 Jika input 𝐽 = 1 dan input 𝐾 = 0, maka output 𝑄 = 1.
 Jika input 𝐽 = 1 dan input 𝐾 = 1, maka output 𝑄 akan berubah menjadi
komplemen dari 𝑄 sebelumnya.

Gambar 9.7 JK Flip-Flop dan tabel kebenarannya

JK Flip – Flop dapat diubah menjadi D Flip – Flop dengan menambahkan sebuah
gerbang inverter antara input J dan input K dan memakai input 𝐽 sebagai input 𝐷. JK
Flip-Flop yang ada dan sering dipakai ialah 74LS76 yaitu Dual JK Flip-Flop dengan set
dan reset (clear).
4. SR Flip – Flop
Flip-Flop jenis ini mempunyai tiga buah input yaitu input 𝑆, input 𝑅 dan input clock. SR
Flip-Flop ini mempunyai persamaan dengan SR Latch. Perbedaannya hanya pada input
clock. Sifat - sifat input – inputnya juga sama dengan sifat -sifat input – input SR Latch
dengan perkecualian bahwa output SR Flip – Flop berubah sesuai dengan input –
inputnya hanya jika input clocknya diaktifkan. Rangkaian dan tabel kebenarannya
direpresentasikan pada Gambar 9.8.

Gambar 9.8 SR Flip-Flop dan tabel kebenarannya

Penggolongan Menurut Input Clock
Input clock merupakan salah satu input Flip – Flop yang penting, Input Clock ini
mengatur/mempengaruhi Synchronous Data Input dari Flip - Flop. Jika input clock Flip - Flop
tidak diaktifkan maka Synchronous Data Input dari Flip - Flop tidak akan berpengaruh terhadap
output Flip – Flop. Berdasarkan input clock pada Flip Flop dapat dibedakan menjadi:
1) Edge - Trigger Flip- Flop
eempat jenis Flip- Flop ("D", "T", "JK", dan "SR") dapat digolongkan dalam jenis Edge-
Trigger Flip - Flop. Pada Edge – Trigger Flip - Flop, input clock dari Flip – Flop
díaktifkan oleh bagian transisi dari suatu clock. Jadi Edge - Trigger Flip – Flop ini dapat
berupa Negative Edge-Trigger (bagian clock yang dipakai adalah positive going edge).
Sebagai contoh ialah IC 74LS103, 74LS113, dan 74LS114 yang merupakan Negative
Edge - Trigger JK Flip – Flop.

2) Level – Trigger Flip – Flop

Pada Flip - Flop ini input clock Flip - Flop akan aktif selama bagian level dari suatu
clock. Level aktif tersebut dapat berupa level High atau level Low. Pada Flip - Flop jenis
ini input clock sering disebut sebagai enable. Jenis Flip Flop yang dapat terbuat dari
Level - Trigger Flip - Flop ialah D Flip - Flop. D Flip – Flop yang dibuat dengan Level -
Trigger Flip - Flop diberi sebutan sebagai Transparant D Latch. Nama ini diberikan
karena jika enable diaktifkan maka keadaan input D akan langsung dirasakan pada output
Flip-Flop (transparan) dan karena pada saat enable aktif input D dapat diubah-ubah yang
langsung menyebabkan perubahan pada outputnya (seperti sifat dari Latch yaitu keadaan
input langsung mempengaruhi output).

3) Master - Slave Flip – Flop

Master - Slave Flip- Flop merupakan suatu Flip - Flop yang terbuat dari dua Flip-Flop
yang aktif bergantian. Flip Flop pertama yang merupakan Master dipakai untuk
mengambil input - input dari Flip - Flop. Sedangkan Flip - Flop kedua yang merupakan
Slave dipakai untuk mengeluarkan output.

Gambar 9.9 Timing diagram Master - Slave Flip-Flop

 II. Tujuan

Tujuan dari praktikum ini adalah mahasiswa mampu menjelaskan karakteristik dan sifat - sifat
dari Latch dan Flip - Flop.

III. Data Hasil Percobaan

SR Latch
Tabel kebenaran

Input Output
S R Q Q Q Q
NOR Latch NAND Latch
0 0 tetap tetap inhibit inhibit
0 1 0 1 1 1
1 0 1 0 0 0
1 1 inhibit inhibit tetap tetap

Tabel Sekuens data

Seq. Input Output

S R Q Q
1 0 0 1 0
2 1 0 0 1
3 0 0 0 1
4 1 0 0 1
5 0 0 0 1
6 0 1 1 0
7 0 1 1 0
8 0 0 1 0
9 0 0 1 0
10 0 0 1 0
11 1 0 0 1
12 1 0 0 1
13 1 0 0 1
14 1 1 1 0
15 1 0 0 1
D Flip-Flop
Tabel kebenaran

Input Output State

CLK D Q Q
_↓ 0 0 0 1
_↓ 1 0 0 0
_↑ 0 1 1 0
_↑ 1 1 1 0

Tabel Sekuens data

Seq. Input Output

CLK D Q Q
1 X 0 1 0
2 _↑ 0 0 1
3 _↓ 0 0 0
4 _↑ 0 0 1
5 _↓ 0 0 0
6 _↑ 1 1 0
7 _↓ 1 1 0
8 _↑ 0 1 0
9 _↓ 0 1 0
10 _↑ 0 1 0
11 _↓ 0 0 1

IV. Analisis

Tentang RS Latch, ini adalah jenis flip-flop yang bisa digunakan untuk menyimpan satu
bit informasi dengan menggunakan dua input, yaitu R (Reset) dan S (Set). Salah satu aplikasi
dari RS Latch adalah untuk mengatasi fenomena debouncing pada sinyal input yang terganggu
atau tidak stabil, seperti pada tombol atau saklar elektronik.

Debouncing adalah fenomena yang terjadi ketika sinyal input dari tombol atau saklar
berubah secara tidak stabil atau bergetar saat ditekan atau dilepas. Hal ini dapat mengakibatkan
multipleksing sinyal yang tidak diinginkan atau aksi yang tidak diinginkan dalam sistem
elektronik.

Cara kerja RS Latch sebagai debouncing adalah sebagai berikut:

 RS Latch memiliki dua input, yaitu R (Reset) dan S (Set), serta dua output, yaitu Q
(output normal) dan Q' (output komplementer).
 Ketika sinyal debouncing (misalnya dari tombol) ditekan, input R atau S akan berubah
secara cepat dan tidak stabil, yang dapat mengakibatkan multipleksing sinyal yang tidak
diinginkan.
 RS Latch dapat berfungsi sebagai penyimpan sementara (latch) yang dapat
menghilangkan efek debouncing ini dengan memanfaatkan karakteristik sinkronisasi
sinyal input R dan S.
 Misalnya, ketika tombol ditekan, input R dapat diaktifkan sementara untuk mengatur
output Q menjadi 0, sementara input S diabaikan. Begitu tombol dilepas, input S dapat
diaktifkan sementara untuk mengatur output Q menjadi
 Dalam kondisi normal (non-debouncing), baik input R maupun S akan dalam keadaan
tidak aktif sehingga RS Latch akan tetap dalam kondisi latch (menyimpan informasi bit)
hingga ada perubahan pada input R atau S.

V. Kesimpulan

Dengan menggunakan RS Latch, fenomena debouncing pada sinyal input dapat diatasi
dengan menghasilkan output yang stabil dan tidak bergejolak. Output ini dapat diandalkan
sebagai input yang bersih untuk sistem elektronik yang lebih kompleks. Namun, perlu diingat
bahwa implementasi RS Latch hanya efektif dalam kasus sederhana dan tergantung pada
karakteristik sinyal debouncing yang dihadapi. Dalam aplikasi yang lebih kompleks, solusi
debouncing yang lebih canggih seperti rangkaian RC (Resistor-Capacitor) atau algoritma
debouncing yang lebih kompleks dalam mikrokontroler mungkin diperlukan.

LAMPIRAN