S-R FLIP-FLOP
Disusun Oleh:
NIM : A1C318008
UNIVERSITAS JAMBI
2020
Percobaan II
Menurut Putri, dkk (2018: 4), flip-flop rs clock modifikasi dari flip-flop
rs, rangkaian flip-flop rs clock ditunjukkan pada gambar 2.6. Flip-flop rs
clock ini harus menyesuaikan diri dengan sinyal clock. Apabila sinyal
pendetak input pada logika 0, maka data yang masuk pada r dan s tidak akan
ditanggapi atau diproses oleh flip-flop, sehingga output q tetap tidak berubah.
Tabel kebenaran rs clock dapat dilihat pada tabel 2.3. Jika sinyal pendetak
berubah dari logika 0 menjadi 1, seketika itu juga input set atau reset akan
ditanggapi, sehingga output q berubah.
Gambar 3.4 S-R Flip-Flop Clock
1. Power Supply
2. Jumper
3. Kabel Secukupnya
4. LED
5. IC-TTL 7402, 7400, 7408
V. Prosedur
5.1 Flip-flop SR dengan Gerbang NOR
1. Dipastikan catu daya dalam posisi OFF. Pasangkan IC TTL 7402
(NOR) pada projectboard. Pasangkan kabel untuk memberi catu daya
pada IC tersebut.
2. Di susun rangkaian seperti pada gambar. Sinyal-sinyal masukan
dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal
keluaran dengan peraga LED.
VI. Hasil
Adapun hasil yang kami dapatkan dari percobaan tersebut adalah sebagai
berikut.
6.1 Flip-Flop NOR
R S Q Q’ Keterangan
0 1 1 0 -
Keadaan
0 0 1 0
Semula
1 0 0 1 -
Keadaan
0 0 0 1
Semula
0 1 1 0 -
1 1 0 0 Terlarang
VII. Pembahasan
Flip-flop merupakan rangkaian digital yang digunakan untuk
menyimpan satu bit secara permanen sampai ada suatu perintah untuk
menghapus atau mengganti isi dari bit yang disimpan.dalam penerapannya,
memori yang terkandung dalam flip-flop dapat diubah dengan memberikan
clock pada masukannya.
Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai
jenis FF yang lainnya. Flip-flop ini mempunyai 2 masukan yaitu S (SET)
yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan
yang lainnya disebut R (RESET) yang dipakai untuk mereset (membuat
keluaran berkeadaan 0). FF-SR dapat disusun dari dua gerbang NAND atau
dua gerbang NOR.
Flip-flop disusun dari rangkaian dasar yang berupa latch yaitu lacth SR.
Lacth jenis ini dapat dibentuk dari gerbang NAND dan gerbang NOR.
Pemahaman terhadap rangkaian flip-flop (FF) ini sangat penting karena flip-
flop dapat menyimpan data, mengingat informasi (memori) dan menghitung.
Keadaan keluaran flip-flop biasa berada dalam keadaan tinggi (1) atau
keadaan rendah (0), untuk selang waktu yang dikehendaki.
Prinsip kerja dari rangkaian flip-flop dibandingkan dengan prinsip dari
kerja transistor sebagai saklar adalah sama, yaitu apabila rangkaiannya diberi
tegangan maka salah satu dari kondisi transistor nya menjadi hidup. Keadaan
ini pula memiliki ketergantungan kepada kapasitor yang memiliki ketinggian
muatan yang lebih jika dibandingkan dengan komponen lainnya. Sebuah
kapasitor yang ketinggian muatannya lebih akan menyebabkan lepasnya
muatan listrik lebih dulu kemudian terjadi hubungan antara kaki transistor
dengan kapasitor yang kondisinya sedang on.
Praktikum kali ini membahas tentang rangkaian SR Flip-Flop, dimana
flip-flop SR merupakan rangkaian dasar dari semua jenis flip-flop yang
ada.Flip-flop SR disusun dari dua buah gerbang NAND 2 masukan. Dua
masukan flip-flop ini adalah S (set) dan R (reset), serta dua keluarannya
adalah Q dan Q`. Kondisi keluaran akan tetap ketika kedua masukan R dan S
berlogika 0. Sedangkan pada kondisi masukan R dan S berlogika 1 maka
kedua keluaran akan berlogika 1. Berdasarkan table hasil, pada saat S dan R
bernilai 0 atau dapat dikatakan bahwa lampu S dan R dalam keadaan mati
maka akan terjadi keadaan larangan yaitu keluaran pada Q yang bernilai 1.
Hal tersebut, berarti bahwasanya pada saat keadaan tersebut, nilai kedua
keluaran menjadi tinggi. Pada saat S bernlai 0 dan R bernilai 1 maka akan
mempengaruhi nilai keluaran pada Q yaitu 1 yang berarti pada lampu Q akan
menyala. Hal tersebut dinamakan keadaan set, yaitu keadaan dimana logika 0
mengaktifkan masukan S dan menset keluaran Q normal menjadi 1.
Untuk rangkaian flip-flop SR dari gerbang NOR pada saat S bernilai 1
dan R bernilai 0 maka untuk keluaran Q bernilai 1 dan Q` bernilai 0. Ketika S
dan R bernilai 0 maka untuk keluaran Q bernilai 1 dan Q` bernilai 0. Ketika S
bernilai 0 dan R bernilai 1 maka untuk keluaran Q bernilai 0 dan Q` bernilai
1. Ketika S dan R bernilai 1 maka untuk keluaran Q dan Q` akan bernilai 0
atau terlarang.
Praktikum flip-flop SR berjalan dengan baik dan hasil yang didapatkan
sesuai dengan teori yang berlaku. Dimana pada proses praktikum berlangsung
juga dilakukan dengan proses belajar di dalamnya.
VIII. Kesimpulan
Adapun kesimpulan yang kami dapatkan dari percobaan tersebut adalah
sebagai berikut.
Putri, E., Wardani, K., & Kumala, I. (2018). Rancang Bangun Modul
Pembelajaran Flip-Flop Untuk Mata Kuliah Teknik Digital 2. Jurnal
Jit, 2(2), 1-11.
Shivali, Sharma, S., & Dev, A. (2019). Energy Efficient D Flip-Flop Using
Mtcmos Technique With Static Body Biasing. International Journal Of
Recent Technology And Engineering (Ijrte), 8(1), 1696-1698.
1. Lampiran Hitung
a. Flip-Flop NOR
R S Q Q’ Keterangan
0 1 1 0 -
Keadaan
0 0 1 0
Semula
1 0 0 1 -
Keadaan
0 0 0 1
Semula
0 1 1 0 -
1 1 0 0 Terlarang
b. Flip-Flop NAND
S R Q Q’ Keterangan
0 1 1 0 -
Keadaan
1 1 1 0
Semula
1 0 0 1 -
Keadaan
1 1 0 1
Semula
0 1 1 0 -
0 0 1 1 Terlarang
2. Lampiran Gambar
Gambar rangkaian
Gambar rangkaian