LAPORAN RENCANA PRAKTIKUM

SISTEM DIGITAL

Disusun Oleh:

NAMA : AURIEL DIYA ULHAQUE M.W

NIM : 213020503021

KELAS :A

MODUL : IV (FLIP FLOP)

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKA RAYA
KALIMANTAN TENGAH
2021
 MODUL IV
FLIP FLOP
I. TUJUAN

1. Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP.

2. Mahasiswa dapat memahami fungsi Clock pada Rangkaian Sekuensial.

II. ALAT DAN BAHAN

1. Digital Basic Trainer

2. Kabel-kabel penghubung

III. LANDASAN TEORI

Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan

data sementara (latch) dimana bagian outputnya akan me-respons input dengan
cara mengunci nilai input yang diberikan atau mengingat input tersebut. Flip-flop
mempunyai dua kondisi output yang stabil dan saling berlawanan.

Flip Flop merupakan pengaplikasian gerbang logika yang bersifat

Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat
tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan
mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop
mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan
komplemen Output yang lain.

Flip-Flop atau latch merupakan sirkuit elektronik yang memiliki dua arus
stabil dan dapat digunakan untuk menyimpan informasi. Sebuah flip-flop
merupakan multivibrator-dwistabil. Sirkuit dapat dibuat untuk mengubah arus
dengan sinyal yang dimasukkan pada satu atau lebih input kontrol dan akan
memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar
pada Logika Sekuensial. Flip-flop dan latch merupakan bangunan penting dalam
sistem elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain
dari sistem.
 Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger
pada flipflop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang
kontinyu.

Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe
pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan
turunan dari SR dan JK Flip-flop. Pada percobaan akan dilakukan menggunakan
SR-FLIP FLOP dan JK-FLIP FLOP

1. SR-FLIP FLOP
S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya, S-R
Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-
flop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q’.
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau
dari gerbang NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR

2. JK-FLIP FLOP S
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa.
Pada SR-FF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-
flop tidak mampu merespons kondisi output berikutnya (pelajari lagi sifat
SR-FF). Sebuah JK-FF dibentuk dari SR-FF dengan tambahan gerbang
AND pada sisi input SR-nya. Dengan tambahan tersebut, apabila input J
dan K keduanya bernilai “1” akan membuat kondisi output berikutnya
menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini
dinamakan Toggle.

Gambar rangkaian diatas memperlihatkan salah satu cara untuk

membangun sebuah flip-flop JK, J dan K disebut masukan pengendali
karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu
pinggiran pulsa positif diberikan. Rangkaian RC mempunyai tetapan
waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat
menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai
terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka
tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah
tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran
pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi
rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa
 lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi
dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya
tinggi, kita dapat mengeset atau mereset flip-flopnya

3. Clock merupakan suatu sinyal digital yang berfrekuensi konstan, dimana

frekuensi ini menentukan jumlah perubahan (transisi) dari 0 ke 1 atau 1 ke
0 dari sinyal clock ini.

IV. PROSEDUR PERCOBAAN

RS-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai
dengan gambar berikut.

Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara

bergantian pada masingmasing S dan R.

3. Isikan data hasil percobaan pada tabel berikut.

 Tabel 4.1 Tabel Hasil Percobaan

4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai

dengan gambar berikut.

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara

bergantian pada masingmasing S dan R.

6. Isikan data hasil percobaan pada tabel berikut.

7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang!

8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR

dan NAND dan jelaskan perbedaan penggunaan kedua gerbang
tersebut pada RS-FLIP FLOP

JK-FLIP FLOP

1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan

gambar berikut.
 Gambar 4.7. JK-FLIP FLOP dengan Clock

2. J dan K sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada
masingmasing J dan K.

3. Isikan data hasil percobaan pada tabel berikut.

Tabel 4.3 Tabel Hasil Percobaan

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan pada
tabel berikut.

Tabel 4.4 Tabel Hasil Percobaan

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET

b. Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip Flop
c. Jelaskan fungsi clock pada rangkaian flip flop
d. Buatlah kesimpulan