LAPORAN HASIL PRAKTIKUM

SISTEM DIGITAL

NAMA : GEDEON
NIM : 213030503087
KELAS :C
MODUL : IV ( FLIP FLOP )

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKA RAYA
2021
 DAFTAR ISI
BAB I Tujuan dan Landasan Teori .................................................................... 3

BAB II Langkah Kerja ..................................................................................... 5

RS-FLIP FLOP ................................................................................................. 5

JK-FLIP FLOP ................................................................................................. 6

BAB III Pembahasan ......................................................................................... 8

RS-FLIP FLOP ................................................................................................. 8

JK-FLIP FLOP ............................................................................................... 12

BAB IV Kesimpulan ....................................................................................... 17

BAB V Daftar Pustaka .................................................................................... 18

BAB VI Lampiran ........................................................................................... 19

2
 BAB I
Tujuan dan Landasan Teori
1. Tujuan
1.1 Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP.
1.2 Mahasiswa dapat memahami fungsi Clock pada Rangkaian Sekuensial.
2. Landasan Teori
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan
data sementara (latch) dimana bagian outputnya akan me-respons input
dengan cara mengunci nilai input yang diberikan atau mengingat input
tersebut. Flip-flop mempunyai dua kondisi output yang stabil dan saling
berlawanan.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger
pada flip-flop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang
kontinyu.
Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe
pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan
turunan dari SR dan JK Flip-flop. Pada percobaan akan dilakukan
menggunakan SR-FLIP FLOP dan JK-FLIP FLOP.
2.1 SR-FLIP FLOP
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau
dari gerbang NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

3
 Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR
2.2 JK-FLIP FLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa.
Pada SR-FF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-
flop tidak mampu merespons kondisi output berikutnya (pelajari lagi
sifat SR-FF). Sebuah JK-FF dibentuk dari SR-FF dengan tambahan
gerbang AND pada sisi input SR-nya. Dengan tambahan tersebut,
apabila input J dan K keduanya bernilai “1” akan membuat kondisi
output berikutnya menjadi kebalikan dari kondisi output sebelumnya.
Keadaan ini dinamakan Toggle.

Gambar 4.3. JK-FLIP FLOP

2.3 Clock merupakan suatu sinyal digital yang berfrekuensi konstan,
dimana frekuensi ini menentukan jumlah perubahan (transisi) dari 0 ke
1 atau 1 ke 0 dari sinyal clock ini.

Gambar 4.4. Periode Clock

4
 BAB II
Langkah Kerja
RS-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan
gambar berikut.
J3

Q
Key = S
NOR2
V1 LED1
5V

J1
Q1

Key = R NOR2 LED2

Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing S dan R.
3. Isikan data hasil percobaan pada tabel berikut.
Tabel 4.1 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0

0 1

1 0

1 1

4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan

gambar berikut
J1

U1
Key = S
V1 NAND2 LED2
5V

J2
U2

Key = R NAND2 LED1

Gambar 4.6. RS-FLIP FLOP dengan Gerbang NAND

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing S dan R

5
6. Isikan data hasil percobaan pada tabel berikut
Tabel 4.2 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0

0 1

1 0

1 1

7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang!
8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR
dan NAND dan jelaskan perbedaan penggunaan kedua gerbang tersebut
pada RS-FLIP FLOP

JK-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan
gambar berikut.
J3

X2
Key = SET
X4
2.5 V
J1
U1
SET
2.5 V
V1 Key = J J Q
12 V CLK
J2 K ~Q
RESET

Key = K JK_FF
J5

Key = Clock

J4

Key = RESET

Gambar 4.7. JK-FLIP FLOP dengan Clock

2. J dan K sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing J dan K.

3. Isikan data hasil percobaan pada tabel berikut.

Tabel 4.3 Tabel Hasil Percobaan
SET RESET J K LED 1 LED 2 Keterangan
0 0
0 0
0 1

6
 1 0

1 1

0 0

0 1
0 1
1 0

1 1

0 0

0 1
1 0
1 0

1 1

0 0

0 1
1 1 1 0

1 1

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan pada
tabel berikut.
Tabel 4.4 Tabel Hasil Percobaan
SIKLUS CLOCK J K LED 1 LED 2 Keterangan
0 1 1
1
1 1 1

0 1 1
2 1 1 1

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET
b. Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip Flop
c. Jelaskan fungsi clock pada rangkaian flip flop
d. Buatlah kesimpulan

7
 BAB III
Pembahasan
RS-FLIP FLOP
1. Setelah saya rangkai gerbang gerbang logika yang diperintahkan pada
Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR hasilnya akan seperti
ini:

2. Ketika saya berikan input logika 1 dan 0 secara bergantian pada masing-
masing S dan R maka hasilnya akan seperti gambar dibawah ini:

Gambar diatas saya berikan input logika 1 pada S dan inputan logika 0 pada
R maka hasilnya LED1=0 dan LED2=1.

8
 Gambar diatas saya berikan input logika 0 pada S dan inputan logika 1 pada
R maka hasilnya LED1=1 dan LED2=0

Gambar diatas saya berikan inputan logika 1 pada S dan R maka hasilnya
LED1=0 dan LED2=0.
3. Setelah saya coba pada rangkaian RS-FLIP FLOP dengan Gerbang NOR
untuk mengisi tabel dibawah ini maka hasilnya seperti pada tabel berikut:
Tabel 4.1 Tabel Hasil Percobaan
S R LED LED Keterangan
1 2
0 0 !! !! Memory
0 1 1 0 SET
1 0 0 1 RESET

9
 1 1 0 0 Terlarang
4. Setelah saya rangkai gerbang gerbang logika yang diperintahkan pada
Gambar 4.6. RS-FLIP FLOP dengan Gerbang NAND hasilnya akan seperti
ini:

5. Ketika saya berikan input logika 1 dan 0 secara bergantian pada masing-
masing S dan R maka hasilnya akan seperti gambar dibawah ini:

Gambar diatas saya berikan input logika 1 pada S dan input logika 0 pada R
maka hasilnya LED1=0 dan LED2=1.

10
 Gambar diatas saya berikan input logika 1 pada R dan input logika 0 pada
S maka hasilnya LED1=1 dan LED2=0.

Gambar diatas saya berikan input logika 1 pada S dan R maka hasilnya
LED1=0 dan LED2=1.
6. Setelah saya coba pada rangkaian RS-FLIP FLOP dengan Gerbang NAND
untuk mengisi tabel dibawah ini maka hasilnya seperti pada tabel berikut:
Tabel 4.2 Tabel Hasil Percobaan
S R LED LED 2 Keterangan
1
0 0 1 1 Memory
0 1 1 0 SET
1 0 0 1 RESET

11
 1 1 !! !! Terlarang

7. Karena Kondisi S = 1 dan R = 1 disebut kondisi terlarang

Kondisi S = 1 dan R = 1 Mengapa rangkaian RSFlip Flop harus selalu
memiliki keluaran yang berlawanan Jika salah satu keluaran berlogika 1
(satu), maka keluaran lainnya harus 0 sebaliknya kondisi ini memiliki output
yang sama sehingga kondisi tersebut disebut "Terlarang", sehingga kondisi
tersebut disebut kondisi terlarang.
8. Kesimpulan yang dapat saya ambil dari pengalaman RSFLIP FLOP dengan
gerbang NOR dan NAND adalah rangkaian RSFlip Flop dapat dirangkai
menggunakan gerbang logika NOR atau gerbang logika NAND, prinsip dari
SRFlip Flop sendiri adalah harus memiliki jalan keluar yang berbeda.
berada pada input number jika inputnya S = 0 dan R = 0 dan inputnya S = 1
dan R = 1. jika input S = 0 dan R = 0 pada rangkaian NOR maka akan
menghasilkan output Q = 0 dan 1 sedangkan pada gerbang NAND input
S=1 dan R=1 juga hasilnya tidak dapat dideskripsikan karena hasilnya tidak
pasti.
JK-FLIP FLOP
1. Setelah saya coba merangkai gerbang-gerbang logika sesuai dengan gambar
4.7. JK-FLIP FLOP dengan clock yang diperintahkan pada tugas nomor 1
pada bagian Langkah Kerja JK-FLIP FLOP yaitu seperti pada gambar
berikut:

12
2. Ketika saya berikan input logika 1 dan 0 secara bergantian pada masing-
masing J dan K seperti yang diperintahkan maka hasilnya akan seperti
gambar dibawah ini:

Seperti itulah hasilnya ketika saya berikan input logika 1 pada J dan input 0
pada K maka hasilnya LED1=0 dan LED2=1.

Seperti itulah ketika saya berikan input logika 0 pada J dan input 1 pada K
maka hasilnya LED1=0 dan LED2=1.

13
 Sedangkan ketika saya berikan input logika 1 pada J dan K nya maka
hasilnya sama saja seperti kedua diatas yaitu hasil LED1=0 dan LED2=1.
3. Setelah saya coba pada rangkaian JK-FLIP FLOP dengan Clock untuk
mengisi tabel dibawah ini maka hasilnya seperti pada tabel berikut:
Tabel 4.3 Tabel Hasil Percobaan
SET RESET J K LED LED Keterangan
1 2
0 0 0 1 RESET
0 1 0 1 RESET
0 0
1 0 0 1 RESET
1 1 0 1 RESET
0 0 0 1 RESET
0 1 0 1 RESET
0 1
1 0 0 1 RESET
1 1 0 1 RESET
0 0 1 0 SET
0 1 1 0 SET
1 0
1 0 1 0 SET
1 1 1 0 SET
0 0 0 1 MEMORY
0 1 0 1 MEMORY
1 1 1 0 0 1 MEMORY
1 1 0 1 MEMORY

14
4. Setelah saya coba mengisikan data hasil percobaan pada tabel berikut sesuai
dengan rangkaian JK-FLIP FLOP pada gambar 4.7 sesuai yang
diperintahkan yaitu seperti berikut ini:
Tabel 4.4 Tabel Hasil Percobaan
SIKLUS CLOCK J K LED LED Keterangan
1 2
0 1 1 1 0 -
1
1 1 1 0 1 -
0 1 1 1 0 -
2 1 1 1 0 1 -
5. Berdasarkan percobaan yang telah dilakukan:
a. Fungsi SET dan RESET adalah fungsi SET untuk mengatur keluaran
flipflop atau keluaran flipflop ke logika 1 dan RESET berfungsi untuk
mereset keluaran flipflop ke logika 0.
b. Pada saat Kondisi Led 1 dan Led 2 dalam kondisi flip flop sangat
berpengaruh dari variable varibel diatas dari SET dan RESET nya
berpengaruh, lalu Flip Flop itu menyimpan output dari set dan reset
inilah yang menyebabkan perbedaan dari setiap output nya.
c. Fungsi clock dalam rangkaian flip flop merupakan berfungsi menjadi
pengatur input yg bertujuan buat merespon apakah keluaran dalam
rangkaian flip-flop tadi akan berubah atau nir.Flip-flop akan merespon
inputan jika frekuwensi clock (pendetak) sudah datang atau aktif (nilai
clock berlogika 1),menggunakan istilah lain apabila pulsa pendetak
belum datang atau nir aktif (nilai clock berlogika 0) maka flip-flop nir
akan merespon inputan yg masuk. Pada SR flip-flop menggunakan
clock, supaya flip-flop bekerja secara serempak, maka perlu dibubuhi
gerbang buat memungkinkan anugerah frekuwensi clock yg akan
mernyerempakkan flip-flop ini, merupakan keadaan flip-flop hanya
akan berubah apajika diberi frekuwensi clock. Begitupun dalam flip-
flop lain yg memakai Clock menjadi frekuwensi perespon masukannya,
wajib menunngu datangnya frekuwensi pendetak baru sesudah itu aka
berubah keadaan.

15
d. Kesimpulan yang saya ambil dari pengalaman di atas adalah
pembahasan di atas. JKFlip Flop adalah JKFlip Flop yang terdiri dari
RSFlip Flop di dalamnya. JK FlipFlop sering digunakan sebagai
komponen dasar penghitung atau untuk menghitung naik atau turun.
Kelebihan JK FlipFlop adalah tidak ada syarat yang dilarang. perubahan
keluaran/keluaran. berikut adalah simbol dan tabel kebenaran JK
FlipFlop. Pada rangkaian JKFlip Flop terdapat clock (pendek) yang
fungsinya sendiri merupakan input input yang bertujuan untuk
merespon apakah output dari rangkaian toggle berubah atau tidak.

16
 BAB IV
Kesimpulan
Berdasarkan hasil praktikum ini maka yang dapat saya simpulkan : pada percobaan
flip-flop sr kita menggunakan gerbang NOR dan NAND, pada flip-flop SR Kondisi
terlarang adalah pada S = 1 dan R = 1. Pada percobaan SR FLIP FLOP terdapat
perbedaan yaitu pada gerbang NOR misal S = 0 dan R = 0 keluarannya akan sulit
dideskripsikan karena hasilnya tidak pasti, misalnya pada gerbang NAND S = 1 dan
R = 1 keluarannya akan sulit untuk dijelaskan karena hasilnya tidak pasti.
Pada percobaan kedua kita disuruh membuat rangkaian clock JK menggunakan
clock dan input S dan R. LED1 akan menyala jika R 1 dan S 0 jika ingin menyalakan
LED 2, l'input S harus memiliki nilai 1 dan R adalah 0. Selanjutnya, kita disuruh
mengisi tabel dimana S dan R harus 0 dan hanya flip-flop Clock dan JK yang akan
digunakan. Disini kita disuruh menggunakan 2 loop yang artinya 4 kali
pengalaman. percobaan pertama jam adalah 0 dan J dan K memiliki nilai yang sama
1 output menghasilkan LED 1 yang menyala dan LED 2 tidak menyala, setelah itu
Jam menerima nilai 1 dan J dan K selalu pada posisi yang sama dan hasil outputnya
adalah LED 2 yang menyala dan LED 1 tidak menyala, Clock disini bermaksud
untuk merubah hasil output pada LED 1 dan LED 2.

17
 BAB V
Daftar Pustaka

Dewi Oesman. (2021, 10 26). MODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS

flip-flop dengan gerbang NAND dan NOR S Q Q R. Retrieved from
DOCPLAYER: https://docplayer.info/30933040-Modul-iv-flip-flop-
gambar-4-1-rangkaian-rs-flip-flop-dengan-gerbang-nand-dan-nor-s-q-q-
r.html
Ivan Andrianto. (2021, 10 26). LAPORAN PRAKTIKUM "RANGKAIAN FLIP-
FLOP" [Sistem Digital]. Retrieved from academia.edu:
https://www.academia.edu/38415795/LAPORAN_PRAKTIKUM_RANG
KAIAN_FLIP_FLOP_Sistem_Digital_
ralensidwilestari99. (2021, 10 26). coursehero. Retrieved from Modul 4 -
Rangkaian Flip-flop.docx:
https://www.coursehero.com/file/45653122/Modul-4-Rangkaian-Flip-
flopdocx/
SHOFFIN NAHWA UTAMA, M.T. (2021, 10 26). MODUL PRAKTIKUM
SISTEM DIGITAL. . Retrieved from ANZDOC: https://adoc.pub/modul-
praktikum-sistem-digital-disusun-oleh-shoffin-nahwa-ut.html
Tim Dosen. (2021, 10 26). Textbook-INF203-Buku-Sistem-Digital. Retrieved from
ocw.upj.ac.id: https://ocw.upj.ac.id/files/Textbook-INF203-Buku-Sistem-
Digital-for-TI.pdf
Unknow. (2021, 10 26). SET – RESET (RS) FLIP-FLOP. Retrieved from
elektronika.pnl.ac.id: http://elektronika.pnl.ac.id/upload/e-pnl-4_-_flip-
flop.pdf

18
BAB VI
Lampiran

19
20
21
22
23
24
LAPORAN RENCANA PRAKTIKUM
SISTEM DIGITAL

NAMA : GEDEON
NIM : 213030503087
KELAS :C
MODUL : IV ( FLIP FLOP )

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKA RAYA
2021
 BAB I
Tujuan dan Landasan Teori
1. Tujuan
1.1 Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP.
1.2 Mahasiswa dapat memahami fungsi Clock pada Rangkaian Sekuensial.
2. Landasan Teori
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan
data sementara (latch) dimana bagian outputnya akan me-respons input
dengan cara mengunci nilai input yang diberikan atau mengingat input
tersebut. Flip-flop mempunyai dua kondisi output yang stabil dan saling
berlawanan.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger
pada flip-flop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang
kontinyu.
Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe
pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan
turunan dari SR dan JK Flip-flop. Pada percobaan akan dilakukan
menggunakan SR-FLIP FLOP dan JK-FLIP FLOP.
2.1 SR-FLIP FLOP
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau
dari gerbang NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

 Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR
2.2 JK-FLIP FLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa.
Pada SR-FF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-
flop tidak mampu merespons kondisi output berikutnya (pelajari lagi
sifat SR-FF). Sebuah JK-FF dibentuk dari SR-FF dengan tambahan
gerbang AND pada sisi input SR-nya. Dengan tambahan tersebut,
apabila input J dan K keduanya bernilai “1” akan membuat kondisi
output berikutnya menjadi kebalikan dari kondisi output sebelumnya.
Keadaan ini dinamakan Toggle.

Gambar 4.3. JK-FLIP FLOP

2.3 Clock merupakan suatu sinyal digital yang berfrekuensi konstan,
dimana frekuensi ini menentukan jumlah perubahan (transisi) dari 0 ke
1 atau 1 ke 0 dari sinyal clock ini.

Gambar 4.4. Periode Clock

 BAB II
Langkah Kerja
RS-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan
gambar berikut.
J3

Q
Key = S
NOR2
V1 LED1
5V

J1
Q1

Key = R NOR2 LED2

Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing S dan R.
3. Isikan data hasil percobaan pada tabel berikut.
Tabel 4.1 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0

0 1

1 0

1 1

4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan

gambar berikut
J1

U1
Key = S
V1 NAND2 LED2
5V

J2
U2

Key = R NAND2 LED1

Gambar 4.6. RS-FLIP FLOP dengan Gerbang NAND

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing S dan R
 6. Isikan data hasil percobaan pada tabel berikut
Tabel 4.2 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0

0 1

1 0

1 1

7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang!
8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR
dan NAND dan jelaskan perbedaan penggunaan kedua gerbang tersebut
pada RS-FLIP FLOP

JK-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan
gambar berikut.
J3

X2
Key = SET
X4
2.5 V
J1
U1
SET
2.5 V
V1 Key = J J Q
12 V CLK
J2 K ~Q
RESET

Key = K JK_FF
J5

Key = Clock

J4

Key = RESET

Gambar 4.7. JK-FLIP FLOP dengan Clock

2. J dan K sebagai masukan, berilah input logika 1 dan 0 secara bergantian
pada masing-masing J dan K.

3. Isikan data hasil percobaan pada tabel berikut.

Tabel 4.3 Tabel Hasil Percobaan
SET RESET J K LED 1 LED 2 Keterangan
0 0
0 0
0 1
 1 0

1 1

0 0

0 1
0 1
1 0

1 1

0 0

0 1
1 0
1 0

1 1

0 0

0 1
1 1 1 0

1 1

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan pada
tabel berikut.
Tabel 4.4 Tabel Hasil Percobaan
SIKLUS CLOCK J K LED 1 LED 2 Keterangan
0 1 1
1
1 1 1

0 1 1
2 1 1 1

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET
b. Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip Flop
c. Jelaskan fungsi clock pada rangkaian flip flop
d. Buatlah kesimpulan