LAPORAN PRAKTIKUM RANGKAIAN DIGITAL

RANGKAIAN FLIP FLOP DASAR

Nama

: Ika Kartika
(151331007)
Indra Kusuma P (151331008)
Kelas
: 1 A1
Tgl praktikum
: 3 Maret 2016 dan 10 Maret 2016
Tgl pengumpulan Infrastuktur
: 17 Maret 2016
Dosen
: Mina Naidah Gani, DUT., ST., M.Eng.

PROGRAM STUDI D-3 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI BANDUNG
2015-2016

I.

II.

Tujuan Praktikum
Mahasiswa mengetahui dan memahami prinsip kerja Flip Flop
Mahasiswa memahami sifat dan jenis Flip Flop
Mahasiswa mengenal komponen Flip Flop
Landasan Teori
Flip Flop

Flip-Flop adalah rangkaian elektronika yang memiliki 2 output. Dengan keadaan

logika output yang berkebalikan dengan output lainnya. Flip-flop merupakan nama lain dari
sebuah bistabil multivibrator. Flip-flop memiliki ciri khas dibandingkan dengan multivibrator
lainnya. Flip-flop (FF) memiliki dua kondisi yang stabil dimana FF memiliki output (Q) yang
dapat berlogik 1 dan juga berlogik 0. Flip-flop dapat dibagi menjadi beberapa bagan,
yaitu :
a. Set Reset Flip-Flop (SR FF)
b. D Flip-Flop
c. JK Flip-Flop
d. Master Slave JK Flip-Flop
Flip-flop (FF) merupakan satu sel memori dan juga merupakan sebuah rangkaian
sekuensi sederhana. Berikut ini akan diuraikan secara singkat tentang berbagai macam FlipFlop.
a. Set Reset Flip-Flop
Flip-flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FlipFlop. Set Reset Flip-Flop dapat disusun dari gerbang NAND dan gerbang NOR.

Set Reset Flip-Flop dari Gerbang NOR

Bila menggunakan gerbang statis sebagai blok, yang mendasar adalah SR
Lacth sederhana, di mana S dan R berdiri untuk set dan reset. Hal ini dapat
dibentuk dari sepasang penyilangan yang digabungkan dengan gerbang logika
NOR. Bit yang dihasilkan pada output ditandai Q.
Sementara jika R dan S input keduanya rendah , umpan balik mempertahankan
Q dan Q output dalam keadaan konstan, dengan Q komplemen dari Q. Jika S
( Set ) berlogika high sementara R ( Reset) berlogika low, maka output Q akan
bernilai high, dan tetap high ketika S kembali ke low; sama , jika R adalah
berlogika high sementara S berlogika low , maka output Q akan berlogika low,
dan tetap low bila R kembali ke low.
Berikut adalah gambar, simbol, serta tabel kebenaran rangkaian dari SR FF
Gerbang NAND.

Gambar 1. SR FF Gerbang NOR

Input
S
0
0
1
1

Output
R
Q
Q
Ket
0
Q-1
Q-1
Memory
1
0
1
Reset
0
1
0
Set
1
0
0
Undefind
Catatan : Q = Q bar
Tabel 1. Tabel Kebenaran SR FF NOR

Set Reset Flip-Flop dari Gerbang NAND

Ini adalah model alternatif dari SR latch sederhana yang dibentuk dengan gerbang
logika NAND. Set dan reset sekarang menjadi sinyal aktif low, dinotasikan S dan
R masing-masing. Jika tidak, operasi identik dengan SR latch. Secara historis, SR
Latch telah dominan meskipun notasi input aktif-rendah. Berikut adalah gambar
serta tabel kebenaran rangkaian dari SR FF Gerbang NAND.

Gambar 2. SR FF Gerbang NAND

Input
S
0
0
1
1

R
0
1
0
1

Q
1
1
0
Q-1

Output
Q
Ket
1
Undefind
0
Set
1
Reset
Q-1
Memory

Catatan : Q = Q bar

Tabel 2. Tabel kebenaran SR FF Gerbang NAND

Set Reset NAND Gated

Gambar 3. Rangkaian SR NAND Gated

Gate

S
R
F
0
0
Undefined
0
1
Reset
1
0
Set
1
1
Hold (Memory)
0
0
Hold (Memory)
0
1
Hold (Memory)
1
0
Hold (Memory)
1
1
Hold (Memory)
Tabel 3. Tabel kebenaran SR NAND Gated

0
1
b. D Flip-Flop

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan

menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada
inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka
setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada
input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yairu S=0 dan
R=1 atau S=1 dan R=0, jadi dapat diisi. Master Slave D Flip-flop merupakan
rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu
bernama Master dan yang kedua bernama Slave. Master D hanya akan
mendeskripsikan diktat yang outputnya hanya dapat diganti selama ujung negatif
jam. Berikut adalah gambar rangkaian, simbol, dan tabel kebenaran dari D FlipFlop.

Gambar 4. Rangkaian D flip-flop.

G

S
Qn
0
Hold (Qn-1)
1
Hold (Qn-1)
0
Reset
1
Set
Tabel 4. Tabel Kebenaran D flip Flop

1
0

III.

Alat dan Komponen yang Digunakan

Kabel penghubung secukupnya
Protoboard
Power Supply
Multimeter Digital
IC 7400 2 buah
IC 7402 1buah
IC 7408 1buah
IC 7432 1 buah
IC 7404 1 buah
Resistor 330 4 buah
LED
4 buah

IV.

Langkah Percobaan
RS NAND FF
1. Buatlah tabel kebenaran secara teori
2. Buatlah skema gerbang dari rangkaian SR NAND FF
3. Buatlah skema lengkap dari rangkaian SR NAND FF dan implementasikan pada
protoboard
4. Setelah rangkaian dibuat masukan logik 0 dan 1 secara acak dan bergantian
pada saklar R dan S.
5. Buatlah tabel kebenaran dari hasil praktikum.
6. Bandingkan tabel kebenaran praktikum dengan tabel kebenaran teori.
7. Catat hasilnya dan buat analisa beserta kesimpulan.
SR NOR FF
1. Buatlah tabel kebenaran secara teori
2. Buatlah skema gerbang dari rangkaian SR NOR FF

3. Buatlah skema lengkap dari rangkaian SR NOR FF dan implementasikan pada

protoboard
4. Setelah rangkaian dibuat masukan logik 0 dan 1 secara acak dan bergantian
pada saklar R dan S.
5. Buatlah tabel kebenaran dari hasil praktikum.
6. Bandingkan tabel kebenaran praktikum dengan tabel kebenaran teori.
7. Catat hasilnya dan buat analisa beserta kesimpulan.

1.
2.
3.

SR NAND GATED
Buatlah tabel kebenaran secara teori
Buatlah skema gerbang dari rangkaian SR NAND GATED
Buatlah skema lengkap dari rangkaian SR NAND GATED dan implementasikan

pada protoboard
4. Setelah rangkaian dibuat masukan logik 0 dan 1 secara acak dan bergantian
pada saklar R dan S.
5. Buatlah tabel kebenaran dari hasil praktikum.
6. Bandingkan tabel kebenaran praktikum dengan tabel kebenaran teori.
7. Catat hasilnya dan buat analisa beserta kesimpulan.
D-LATCH
1. Buatlah tabel kebenaran secara teori
2. Buath skema gerbang dari rangkaian SR NOR FF
3. Buatlah skema lengkap dari rangkaian SR NOR FF dan implementasikan pada
protoboard
4. Setelah rangkaian dibuat masukan logik 0 dan 1 secara acak dan bergantian
pada saklar R dan S.
5. Buatlah tabel kebenaran dari hasil praktikum.
6. Bandingkan tabel kebenaran praktikum dengan tabel kebenaran teori.
7. Catat hasilnya dan buat analisa beserta kesimpulan.
V.

Data Pengamatan
a. SR NAND FF
Blok diagram dan
skema dasar

Skema lengkap

Tabel kebenaran
Input
S
0
0
1
1

R
0
1
0
1

Q
1
1
0
Q-1

Output
Q
Ket
1
Undefind
0
Set
1
Reset
Q-1
Memory

b. SR NOR FF
Skema dasar

Skema lengkap

Tabel kebenaran
Input
S
0
0
1
1

c. SR NAND GATED

R
0
1
0
1

Q
Q-1
0
1
0

Output
Q
Ket
Q-1
Memory
1
Reset
0
Set
0
Undefind

Blok diagram dan Skema dasar

Skema lengkap

Tabel kebenaran
Gate

0
1

S
0
0
1
1
0
0
1
1

R
0
1
0
1
0
1
0
1

F
Undefined
Reset
Set
Hold (Memory)
Hold (Memory)
Hold (Memory)
Hold (Memory)
Hold (Memory)

d. D-LATCH
Blok diagram dan Skema
dasar

Skema lengkap

Tabel kebenaran
G

1
0
VI.

S
0
1
0
1

Qn
Hold (Qn-1)
Hold (Qn-1)
Reset
Set

Analisa
Pada saat melakukan praktikum dan mengimplementasikan rangkaian Flip Flop ke
Protoboard terdapat respons yang berbeda. Pada saat mengimplementasikan rangkaian SR
NAND FF saat diberikan logika 1 pada S dan logika 0 pada R menghasilkan output
berlogika 1 hal ini disebut keadaan Set. Ketika diberikan logika 0 pada S dan logika
1 pada R menghasilkan output berlogika 0 hal ini disebut keadaan Reset. Ketika
diberikan logika 1 pada S dan logika 1 pada R menghasilkan output berlogika Qn-1
(keadaan sebelum) atau disebut HOLD (memory). Dan ketika diberikan logika 0 pada S
dan logika 0 pada R menghasilkan output yang tidak terdefinisi sebagai Flip Flop.
Begitupun dengan SR NOR FF, pada saat mengimplementasikan rangkaian SR NOR
FF saat diberikan logika 0 pada S dan logika 1 pada R menghasilkan output berlogika
0 hal ini disebut keadaan Reset. Ketika diberikan logika 1 pada S dan logika 0 pada
R menghasilkan output berlogika 1 hal ini disebut keadaan Set. Ketika diberikan logika
0 pada S dan logika 0 pada R menghasilkan output berlogika Qn-1 (keadaan
sebelum) atau disebut HOLD (memory). Dan ketika diberikan logika 1 pada S dan
logika 1 pada R menghasilkan output yang tidak terdefinisi sebagai Flip Flop. Dapat
disimpulkan bahwa rangkaian SR NOR FF berkebalikan dengan rangkaian SR NAND FF.
Pada saat mengimplementasikan SR NAND Gated, ketika Gate berlogika 0, S
berlogika 0 dan R berlogika 0 output tidak terdefinisi sebagai flip flop. Saat S
berlogika 0 dan R berlogika 1 keadaan output Reset atau berlogika 0. Saat S
berlogika 1 dan R berlogika 0 keadaan output Set atau berlogika 1. Dan saat S dan
R berlogika 1 output mempertahankan hasil sebelumnya atau Holding (memory).
Keadaan ketika Gate berlogika 0 pada SR NAND Gated disebut enable. Berbeda
dengan Gate dengan logika 1 ketika S dan R 0 dan 0; 0 dan 1; 1 dan 0; 1
dan 1 output yang dihasilkan sama, yaitu mempertahankan keadaan sebelumnya atau
holding.

Pada saat mengimplementasikan rangkaian yang terakhir yaitu D Flip flop atau biasa
disebut D-Latch, ketika Gate berlogika 1 dan S berlogika 0 atau 1 akan
menghasilkan output Holding (memory), dan ketika Gate berlogika 0 dan S belogika
0 menghasilkan output 0 atau Reset dan ketika berlogika 1 menghasilkan output
1 atau Set.
VII.

Kesimpulan
Pada praktikum kali ini dapat disimpulkan bahwa jenis-jenis Flip Flop menghasilkan
output yang berbeda saat diberikan logika yang sama, hal tersebut terjadi dikarenakan ada
perbedaan gerbang logika yang menyebabkan hasil dari output rangkaian berbeda. Sifat
flip flop yaitu kedua output yaitu Q dan Q harus berkebalikan logikanya dan tidak boleh
sama, jika sama dapat dikatakan tidak terdefinisi sebagai FlipFlop atau disebut juga
UNUSED atau UNDEFINED. Rangkaian FlipFlop mempunyai 3 keadaan yaitu Set,
Reset, dan Holding (memory).