LAPORAN PRAKTIKUM

ALAT UKUR DAN TEKNIK PENGUKURAN

FLIP-FLOP

Disusun Oleh :
Nama : Annisa Suci Andarini
NIM : 022000006

Dosen Praktikum : Joko Sunardi, SST, M.Kom

Elektronika Instrumentasi
Jurusan Teknofika Nuklir
Politeknik Teknologi Nuklir Indonesia
2021
 I. TUJUAN

1. Mengerti dan memahami definisi Flip-flop dan Counter.

2. Mengenal jenis-jenis flip-flop dan membuat rangkaian flip-flop dengan gerbang NAND.
3. Memahami logika rangkaian flip-flop dan mencatat hasil percobaan untuk SRFF, JKFF
dan JK Master-Slave flip-flop.
4. Merangkai Conter menggunakan Flip-flop dan mencoba melakukan percobaan
menggunakan flip-flop dan Conter dari IC yang tersedia di pasaran.

II. LANDASAN TEORI

Flip-flop merupakan rangkaian logic sederhana yang memiliki arti penting dalam
rangkaian digital karena dapat menyimpan data yang paling mendasar 1 bit dan selanjutnya
berkembang kearah RAM, ROM, DISKET, FLASH DISK, HARDDISK yang berkemampuan
sangat tinggi dalam ukuran mega maupun giga-byte. Flip-flop dapat mengingat informasi dan
menghitungnya yang terbentuk dalam sistem pencacah (counter).
Ada berbagai macam flip-flop yaitu :
1. Ditinjau dari cara kerjanya dikenal :
R-S (Reset-Set) flip-flop (RSFF).
D type flip-flop (DFF).
J-K flip-flop (JKFF).
2. Ditinjau dari cara pengaturan flip-flop dikenal :
Non clocked flip-flop
Clocked flip-flop.

RANGKAIAN DASAR FLIP-FLOP.

Flip-flop rangkaian logic yang mempunyai keluaran ganda bernilai logic yang berbeda
dan stabil (bistabil – multi biner), keluaran selalu bernilai 1 dan 0 atau 0 dan 1 dapat juga
dikatakan sebagai penyimpan data-data bilangan biner.
Keluaran flip-flop selalu Q dan Q, jika Q = 1 maka Q = 0 atau Q = 0 maka Q = 1 tergantung
setting inputnya atau menunjukkan kondisi awal keadaan flip-flop. Agar lebih jelas marilah
dibahas dasar-dasar flip-flop dimulai dari Set-Reset Flip-Flop (SRFF) yang tersusun dari
gerbang NAND seperti terlihat pada gambar 1.
• Set-Reser Flip-Flop.

Gambar 1. Rangkaian logic SRFF non clocked.

Jika input antara S dan R berbeda, maka keluaran Q nilainya sama dengan nilai S dan jika nilai
input S dan R adalah 00, maka nilai keluaran Q sama dengan keadaan awalnya. Untuk jenis
SRFF ini input S dan R bernilai 11 adalah input yang terlarang karena nilai keluaran diluar
definisi flip-flop. Tabel kebenaran SRFF seperti terlihat pada tabel 1.
Tabel 1. Tabel kebenaran SRFF.

Input Harga mula-mula Harga akhir

(keluaran) (keluaran)
S R Q Q Q Q
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 1 1 terla
1 1 1 0 1 1 rang.
Agar mendapatkan keluaran yang serentak digunakan pulsa clock pada masukan gerbang SR
dan disebut sebagai SRFF clocked seperti terlihat pada gambar 2. dan tabel kebenaran seperti
tabel 2.

Gambar 2. SRFF clocked.

 Tabel 2. Tabel kebenaran clocked SRFF.

Input Output
S R Q n+1
0 0 Qn
0 1 0
1 0 1
1 1 ?

• D Flip-Flop.
Jika diperhatikan dari input dan output SRFF, untuk S=0, R=1 maka Q n+1 = 0 sedangkan
untuk S=1, R=0 maka Q n+1 = 1, maka dapat disimpulkan jika input S tidak sama dengan R
keluaran Q n+1 = S. Dengan adanya perbedaan input pada SRFF maka dibuatlah jenis flip-flop
yang lain yaitu D flip-flop dengan rang kaian seperti terlihat pada gambar 3. dan tabel
kebenaran DFF seperti pada tabel 3.

Gambar 3. Clocked D Flip-Flop.

Tabel 3. Tabel kebenaran clocked DFF.

Input Output
D Q n+1
0 0
1 1
Contoh
1. D = 0 keadaan output awal (Qn), Q = 0, Q = 1 maka keluaran setelah clock (Qn+1) adalah
Q = 0 dan Q = 1
2. D = 0 keadaan output awal (Qn), Q= 1, Q = 0 maka keluaran setelah clock (Qn+1) adalah
Q = 0 dan Q = 1
3. D = 1 keadaan output awal (Qn), Q = 0, Q = 1 maka keluaran setelah clock (Qn+1) adalah
Q = 1 dan Q = 0
4. D = 1 keadaan output awal (Qn), Q= 1, Q = 0 maka keluaran setelah clock (Qn+1) adalah
Q = 1 dan Q = 0
Maka dapat disimpulkan bahwa, pada DFF keadaan output = keadaan input dengan
waktu tunda (delay) sebanyak 1 pulsa clock. DFF yang telah dikemas dalam bentuk IC adalah
IC 74175, terdapat 4 buah DFF yang dilengkapi dengan masukan clear untuk mereset kondisi
keluaran awal bernilai 0, clear ini disebut sebagai masukan tak sinkron karena langsung
membuat keadaan keluaran Q = 0. Rincian IC 74175 terlihat pada gambar 4. gambar a diagram
DFF 74175, b tabel kebenaran menunjukkan positif edge triggered dan gambar c adalah simbol
notasi.
III. ALAT DAN BAHAN
1. IC 7400 1 buah 5. Kabel jumper
2. IC 7404 1 buah 6. Projectboaed
3. LED 2 buah 7. Powersupply
4. Resistor 2 buah 8. Fungtion generator

IV. LANGKAH KERJA

SR Clocked FF
1. Susun rangkaian RS clocked FF dari gerbang NAND seperti gambar berikut 8.
1
3 9
8
2 10

12
4 11
6
13
5

Gambar 8. Rangkaian logic SRFF non clocked

2. Jika percobaan dianggap berhasil tunjukkan dan jelaskan pada asisten.

3. Catat hasil percobaan tsb dan masukkan pada tabel yang tersedia.
D Clocked FF
1. Susun rangkaian RS clocked FF dari gerbang NAND seperti gambar berikut 9.
1
3 4
6
1 2 5

9
2 12 8
11
10
13

Gambar 9. Rangkaian logic DFF clocked.

2. Jika percobaan dianggap berhasil tunjukkan dan jelaskan pada asisten.
3. Catat hasil percobaan tsb dan masukkan pada tabel yang tersedia.
V. HASIL ANALISA DATA DAN PERHITUNGAN
SR Clocked FF
Tabel 1. Hasil percobaan Rangkaian logic SRFF non clocked
INPUT OUTPUT

S R Q Q

0 0 0 1

0 1 0 1

1 0 1 0

1 1 1 1

D Clocked FF
Tabel 2. Hasil percobaan Rangkaian logic DFF clocked
INPUT OUTPUT

Mula-mula Akhir

D Clock Q Q Q Q

0 0 0 1 0 1

0 1 0 1 0 1

1 0 1 0 1 0

1 1 1 1 1 1
0 1

Keterangan :

• Pada saat tidak dipasangkan clock/fungtion generator mati, keluaran lampu LED yang
dihasilkan tidak berpengaruh/teteap pada keadaan mula-mula
• Padasaat rangkaian dihubungkan clock, maka pada saat input floating/ dihubungkan ke vcc
maka kedua keluaran LED berubah-ubah.