LAPORAN PRAKTIKUM TEKNIK DIGITAL

RS - FF CLOCKED

Disusun oleh :

NAMA : RISKY AMELIA SEBAYANG

NIM : 2105062030
KELAS : TK-2D

PROGRAM STUDI TEKNIK ELEKTRO

JURUSAN TEKNIK TELEKOMUNIKASI
POLITEKNIK NEGERI MEDAN
2021/2022
 KATA PENGANTAR

Puji syukur saya panjatkan kehadirat Tuhan Yang Maha Esa yang
telah melimpahkan rahmat dan hidayah-Nya sehingga saya dapat
menyelesaikan laporan mata kuliah Praktikum Teknik Digital dengan tepat
waktu. Laporan ini ditunjukkan untuk memenuhi tugas dan kebutuhan
informasi yang diperlukan oleh para mahasiswa yang akan terlibat dalam
proses belajar mengajar.

Saya menyadari amatlah terbatas pengetahuan dan kemampuan saya

dalam menulis laporan ini. Saya mengharapkan adanya kritik dan saran yang
dapat membangun, agar menjadi koreksi dalam laporan saya. Demikian
laporan ini saya buat, semoga dapat bermanfaat bagi segala pihak yang
membaca.

Medan, 24 februari 2022

RISKY AMELIA SEBAYANG

i
 DAFTAR ISI ................................................................. 4
RS - FF CLOCKED ............................................................................ 1
I. TUJUAN............................................................................................................1
II. DASAR TEORI ..............................................................................................1
III. PERALATAN DAN KOMPONEN ..............................................................2
IV. LANGKAH KERJA ......................................................................... 2
V. DIAGRAM RANGKAIAN .............................................................................3
VI. TABEL PENGAMATAN ..............................................................................4
VII. ANALISA RANGKAIAN ............................................................................5
1. Hasil Simulasi Rangkaian gambar (a) ..................................................... 6
2. Hasil Simulasi Rangkaian gambar (b)...................................................... 7
VIII. TUGAS DAN PERTANYAAN ..................................................................8

KATA PENGANTAR ............................................................................ i

DAFTAR ISI........................................................................................................ ii

X. ANALISIS DATA ........................................................................................

11

XI. KESIMPULAN ................................................................................

12

ii
 RS - FF CLOCKED
I. TUJUAN
1. Membangun dan mengamati operasi logika RS – FF NAND gate dan RS
- FF NOR gate yang mempunyai input CLK (RS-FF CLOCKED).
2. Membuktikan fungsi operasi logika dari RS –FF CLOCKED).
3. Menggambarkan diagram waktu dari RS – FF CLOCKED.

II. DASAR TEORI

Tipe lain dari RS-FF adalah FF yang memiliki sebuah terminal input untuk
pulsa CLK. Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga
diperoleh keadaan output yang sesuai dengan keadaan R dan S yang diberikan
pada RS tersebut.
Apabila sebuah FF dipengaruhi oleh sebuah perubaan pulsa dari logika
“1” ke”0” atau terjadi transisi CK negatif maka FF tersebut dikatakan aktif
RENDAH. Sedangkan FF aktif terjadi pada saat terjadi transisi CK positif, yaitu
“0” dan “1” maka ikatan flip-flop tersebut aktif TINGGI.
Seperti halnya RS-FF dasar, FF ini juga dibangun dengan gate-gate dasar.
Salah satu contoh FF jenis ini yang dibangun dengan NAND gate diperlihatkan
pada diagram rangkaian gambar 11 (a). Apabila gambar tersebut dianalisis
maka dapat dimengerti bahwa FF tidak akan dipengaruhi oleh pulsa transisi
negatif karena outpun CK diberi logika “0”. Jadi FF ini tidak akan berubah
keadaan outputya bila mengalami transisi negatif, yang berarti FF tersebut
keadaan memory.
Selanjutnya bila output CLK diberi logika ”1” maka keadaan outputnya
ditentukan oleh input R dan S. Artinya FF ini akan bekerja bila mendapat pulsa
transisi positif. Misalnya bila R = 0 dan S = 1 maka akan dihasilkan keadaan
keluaran Q = 1
1
 Flip - flop yang dibangun dengan NOR gate seri diagram rangkaian
gambar 11(b) dapat dimengerti bahwa bila dalam CLK dalam keadaan 1 maka
outputnya tidak akan berubah atau sama dengan keadaan sebelumnya
(memory). Sedangkan bila diberi logika “0” maka outputnya bergantung
kepada input R dan S
Jadi bila terjadi transisi pulsa negatif pada input CK sedangkan R =0 dan
S = 1 maka akan diperoleh output Q = 0. Sebaliknya bila R = 1 dan S = 0 dan
terjadi transisi negatif maka output Q = 1.

III. PERALATAN DAN KOMPONEN

1. Power Supply : 1 buah

2. Protobaoard : 1 buah
3. Multimeter digital : 1 buah
4. Multimeter analog : 1 buah 5. Climtest : 2 pasang
6. Resistor 220 Ohm : 1 buah
7. IC 7400 : 1 buah
7402

8. Kabel penghubung : secukupnya

IV. LANGKAH KERJA

1. Membuat rangkaian seperti diagram rangkaian gambar 11(a).

2
 2. Memeriksa rangkaian, bila telah benar lalu menghidupkan power supply
3. Memberikan keadaan input R, S dan CLK sesuai dengan table
pengamatan.
4. Mengamati output dan mencatat hasil pengamatan untuk setiap keadaan
output.
5. Mengulangi langkah kerja (3) dan (4) untuk diagram rangkaian gambar 11
(b).
6. Membuka rangkaian dan mengembalikan peralatan dan membuat laporan
sementara.

V. DIAGRAM RANGKAIAN

3
VI. TABEL PENGAMATAN

4
Gambar 11 (a)
S R CLK Q ̅

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

Gambar 11 (b)
S R CLK ̅ Q

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 0

VII. ANALISA RANGKAIAN

5
1. Hasil Simulasi Rangkaian gambar (a)

6
2. Hasil Simulasi Rangkaian gambar (b)

7
 VIII. TUGAS DAN PERTANYAAN
1. Dari hasil pengamatan buatlah tabel kebenaran untuk kedua FF.

Tabel Kebenaran

Gambar 11 (a)
S R CLK Q

0 0 0 1

0 0 1 M

0 1 0 M

0 1 1 0

1 0 0 M

1 0 1 1

1 1 0 M

1 1 1 A

Gambar 11 (b)
S R CLK Q

0 0 0 A

0 0 1 1

8
 0 1 0 M

0 1 1 M

1 0 0 0

1 0 1 M

1 1 0 M

1 1 1 M

2. Dari hasil pengamatan, jelaskan apakah perbedaan antara kedua FF dari gambar
11(a) dengan 11(b)?
Reset set (RS) - FF adalah rangkaian memori dasar yang mempunyai dua output
yang berlawanan yaitu : Q dan .̅ Sedangkan RS-FF CLOCKED adalah FF yang
mempunyai sebuah terminal input untuk pulsa CLK. Fungsi dari pulsa ini adalah
untuk mengaktifkan FF sehingga diperoleh keadaan output yang sesuai dengan
keadaan R dan S yang diberikan pada RS tersebut.

3. Gambarkan diagram waktu dari tabel hasil pengamatan 11(a) dengan 11(b).
Pada FF yang dibangun dengan NAND gate, pada diagram rangkaian gambar
11 (a). FF tidak akan dipengaruhi oleh pulsa transisi negatif karena outpun CK
diberi logika “0”. Jadi FF ini tidak akan berubah keadaan outputya bila
mengalami transisi negatif, yang berarti FF tersebut keadaan memory.Bila
output CLK diberi logika ”1” maka keadaan outputnya ditentukan oleh input R
dan S. Artinya FF ini akan bekerja bila mendapat pulsa transisi positif. Misalnya
bila R = 0 dan S = 1 maka akan dihasilkan keadaan keluaran Q = 1.
Sedangkan pada FF yang dibangun dengan NOR gate seri diagram rangkaian
9
gambar 11(b)bila dalam CLK dalam keadaan 1 maka outputnya tidak akan
berubah atau sama dengan keadaan sebelumnya (memory).
Sedangkan bila diberi logika “0” maka outputnya bergantung kepada input R
dan S. Bila terjadi transisi pulsa negatif pada input CK sedangkan R =0 dan S
= 1 maka akan diperoleh output Q = 0. Sebaliknya bila R = 1 dan S = 0 dan
terjadi transisi negatif maka output Q = 1.

4 Gambar diagram waktu dari tabel hasil pengamatan 11(a) dengan 11(b).

10