PRAKTIKUM VII

RANGKAIAN SEKUENSIAL

A. TUJUAN
Mempelajari prinsip kerja rangkaian Sekuensial dan memahami prinsip kerja dari flip-flop
RS-FF, D-FF, dan JK-FF dengan input sinkron dan asinkron.

B. PENGANTAR
Semua sistem yang dibicarakan pada praktikum yang lalu merupakan dasar rangkaian
kombinasional, dimana output hanya bergantung pada harga/nilai input pada saat yang sama.
Sistem yang demikian dikatakan tidak mempunyai sifat / kemampuan menyimpan memory.
Untuk membuat suatu sistem yang memiliki kemampuan untuk menyimpan (memory) maka kita
gunakan Rangkaian sekuensial.
Rangkaian Sekuensial merupakan jenis rangkaian digital logika kedua setelah rangkaian
kombinasi, rangkaian ini memiliki bagian umpan balik (feed back) yang dihubungkan kembali
ke muara input rangkaian kombinasi. Dengan adanya umpan balik ini fenomena memori dapat
diamati pada rangkaian sekuensial. Pada rangkaian sekuensial sinkron perubahan keadaan saat
ini (presen state) menjadi keadaan akan datang (next state) dipicu oleh sebuah sinyal sinkronisasi
clock. Sedangkan pada rangkaian sekuensial asinkron, perubahan state terjadi saat terjadinya
perubahan input.

C. SEL BINER
Untuk rangkaian sekuensial sinkron, fenomena tersebut dilakukan oleh flip-flop. Dalam flip-
flop terdapat rangkaian sel biner yang dapat menahan data sementara. Fenomena memori
sebenarnya adalah suatu mekanisme untuk menunda “kelupaan”. Hal ini berdasar pada perkiraan
bahwa sesungguhnya tidak ada komponen yang dapat menyimpan data secara abadi. Sel biner
tersebut dibentuk dari sepasang gerbang NAND ataupun sepasang gerbang NOR. Untuk sel biner
yang terdiri dari sepasang gerbang NAND disebut cross-copeled NAND gate dan yang terdiri
dari gerbang NOR disebut cross-copeled NOR gate.
Dua input pada rngkaian sel biner adalah input S untuk Set dan Input R untuk Reset. Set
membuat output Q menjadi 1, sedangkan Reset membuat output Q menjadi 0.
 Gb Sel Biner
Sebagai topik bahasan kita akan menggunakan rangkaian sel biner NAND. Perhatikan
gambar diatas, kita asumsikan pada saat awal input S=0 dan input R=1 dan output Q awalnya
adalah 1 (berarti output NOT Q=0). Perubahan input S saja menjadi 1 tidak akan membuat
output Q berubah menjadi 0, namun bila input R juga ikut berubah menjadi 0 maka Q akan
berubah pula menjadi 0 (berarti output NOT Q=1).
Dari ilustrasi tadi dapat disimpulkan bahwa rangkaian sel biner ini senpat mempertahankan
output Q sebelum input berubah dan ini merupakan dasar rangkaian memori statik atau dapat
dianggap sebagai komponen memori paling primitif. Sel biner juga sering disebut dengan basic
cell.

D. FLIP-FLOP
Salah satu komponen penting dari Rangkaian sekuensial yang akan kita bahas dalam
praktikum ini adalah flip-flop. Pada flip-flop harga output selain ditentukan oleh harga input
juga ditentukan oleh dirinya sendiri (merupakan rangkaian dengan elemen feedback). Sistem
yang demikian dikatakan mempunyai sifat menyimpan memory, dan flip-flop merupakan
rangkaian dasar memory digital 1 bit.
Flip-Flop mempunyai 2 terminal output yang saling berlawanan satu dengan lainnya. Sebuah
flip-flop yang lengkap mempunyai input synchronous dan input asynchronous. Input
asynchronous adalah input yang tidak sinkron dengan clock, ia dapat mempengaruhi output
tanpa memperdulikan kondisi input lainnya. Contoh PRESET dan CLEAR INPUT. Input
synchronous hanya dapat mempengaruhi output bila ada pulsa masuk.
1. Flip-flop S/R
Flip-flop jenis ini memiliki jenis yang sama dengan sel biner. Dengan menambah kan
gerbang NAND sebagai Set/Reset decoder seperti gambar, sebuah sel biner dapat dibuat
menjadi sebuah Flip-flop S/R.
 Gb S/R Flip-flop

2. Flip-flop D
Nama lain flip-flop ini adalah flip-flop delay. Flip-flop D mempunyai karakteristik bahwa
“sinyal outputnya mengikuti sinyal input”, artinya nilai pada input D akan dilanjutkan ke
output Q setelah sinyal sinkronisasi (clock). Jika input D=1 maka output Q akan menjadi
1 juga setelah kehadiran sinyal clock, begitu pula jika input D=0 maka output Q akan
menjadi 0 setelah kehadiran sinyal clock.

Gb. D Flip-flop
3. Flip-flop J/K
Karakteristik flip-flop ini mirip dengan flip-flop S/R. Input J mempunyai fungsi mirip
dengan input S pada flip-flop S/R yaitu untuk men- SET flip-flop, sedangkan input K
mirip dengan input R yang berfungsi sebagai RESET. Perbedaan antara S/R dan J/K
adalah bila input J dan K sama sama bernilai 1 maka nilai Q yang baru merupakan
komplemen nilai Q sebelumnya. Dengan kata lain nilai Q di-toggle, jika input J dan K
bernilai 1. Pada S/R flip-flop, S dan R tidak boleh sama-sama bernilai 1, karena
outputnya tidak dapat ditentukan.
 Gb. J/K Flip-flop

E. KONVERSI SATU FLIP-FLOP KE FLIP-FLOP LAIN

Sebuah flip-flop yang telah diketahui karakteristiknya dengan mudah dapat dikonversikan
menjadi flip-flop lain yang tentunya yang tentunya juga telah diketahui karakteristiknya.
Konversi flip-flop ini biasanya dilakukan oleh desainer apabila flip-flop yang diinginkannya sulit
dijumpai di pasaran, atau dia memerlukan suatu flip-flop dengan spesifikasikerja yang khusus.
Diagram blok konversi flip-flop dapat dilihat pada gambar berikut.

Gb. Blok diagram Konfersi flip-flop

F. PERCOBAAN
1. RS-FF
a) Bukalah program Elektronic Workbench pada komputer anda
b) Pilihlah part :
- Vcc dan Gnd yang terdapat pada Icon Sources
- SR-FF yang terdapat pada Icon Digital
- Lampu test yang terdapat pada Icon Indicators.
c) Rangkailah komponen tersebut seperti gambar dibawah ini.
 d) Isilah tabel berikut berdasarkan percobaan yang telah anda lakukan.

Step S1 S2 Q Q

1 0 1
2 1 1
3 1 0
4 1 1
5 0 0
Max 10 Point 6 1 0
............................................................................................. 7 1 1
.......( ) 8 0 1
2. D-FF 9 1 1
a) Input asinkron
1. Buka New projeck pada Electronick Workbench
2. Pilihlah part :
- Vcc dan Gnd yang terdapat pada Icon Sources
- D-FF with Active Low Asyinch Inputs yang terdapat pada Icon Digital
- Lampu test yang terdapat pada Icon Indicators.
3. Rangkailah komponen tersebut seperti gambar dibawah ini.
4. Isilah tabel berikut berdasarkan percobaan yang telah anda lakukan.

Step Cl Pr Q Q

1 0 0
2 0 1
3 1 1
4 0 0
b) Input sinkron 5 1 0
1. Buka New 6 1 1 projeck pada Electronick
Workbench 7 1 0
2. Pilihlah part :
8 0 1
-Vcc dan Gnd yang terdapat pada Icon
 Sources
-D-FF With Active High Asynch Input pada Icon Digital
-Lampu test yang terdapat pada Icon Indicators.
3. Rangkailah komponen tersebut seperti gambar dibawah ini.
4. Isilah tabel berikut berdasarkan percobaan yang telah anda lakukan.

Cl D Q Q
k
1 0
0 0
1 1
0 1
Max 20 Point 1 0

.......................................................................................................( )

3. JK-FF
a) Input asinkron.
1. Buka New projeck pada Electronick Workbench
2. Pilihlah part :
-Vcc dan Gnd yang terdapat pada Icon Sources
-JK-FF With Active Low Asynch Inputs pada Icon Digital
-Lampu test yang terdapat pada Icon Indicators.
3.Rangkailah komponen tersebut seperti gambar dibawah ini.
4.Isilah tabel berikut berdasarkan percobaan yang telah anda lakukan.

Step Cl Pr Q Q

1 0 0
2 0 1
3 1 1
4 0 0
 5 1 0
6 1 1
7 1 0
8 0 1

b) Input sinkron.
1. Buka New projeck pada Electronick Workbench
2. Pilihlah part :
-Vcc dan Gnd yang terdapat pada Icon Sources
-JK-FF With Active High Asynch Inputs pada Icon Digital
-Lampu test yang terdapat pada Icon Indicators.
3. Rangkailah komponen tersebut seperti gambar dibawah ini.
4. Isilah tabel berikut berdasarkan percobaan yang telah anda lakukan.

Step Clk J K Q Q

1 1 0 0
2 1 0 1
3 1 1 0
4 1 0 0
5 1 1 1
6 1 0 0
 7 1 0 1
8 1 1 1
9 1 1 0
10 1 1 1
11 1 0 0

Max 20 Point .......................................................................................................( )

5. Desain Flip-flop
a) Desain D flip-flop dari R/S flip-flop
Langkah-langkah:
1. Lengkapilah tabel kebenaran berikut
Qn Qn+1 D S R
0 0 0
0 1 1
1 0 0
1 1 1

Keterangan: Bagian sebelah kiri (yang sudah terisi) adalah tabel karakteristik D
flip-flop, sedangkan bagian kanan adalah (yang masih kosong) tabel karakteristik S
dan R.
2. Minimumkan fungsi S/R menggunakan K-map
Kita perlu mengetahui fungsi S/R sebagai fungsi dari D, Q dan Q not

3. Desainlah rancangan yang telah anda buat ke EWB kemudian simulasikan.

4. Buatlah tabel karakteristik D flip-flop yang barusaja anda buat dengan S/R flip-flop
tadi.
b) Desain T flip-flop dari J/K flip-flop
Langkah-langkah:
1. Lengkapilah tabel kebenaran berikut
Qn Qn+1 T J K
0 0 0
0 1 1
1 0 1
1 1 0
Keterangan:
Bagian sebelah kiri (yang sudah terisi) adalah tabel karakteristik T flip-flop,
sedangkan bagian kanan adalah (yang masih kosong) tabel karakteristik J dan K.
2. Minimumkan fungsi J/K menggunakan K-map
Kita perlu mengetahui fungsi J/K sebagai fungsi dari T, Q dan Q not

3. Desainlah rancangan yang telah anda buat ke EWB kemudian simulasikan.

4. Buatlah tabel karakteristik T flip-flop yang barusaja anda buat dengan J/K flip-flop
tadi.

Max 50 Point.....................................................................................................................(
)