TEKNIK DIGITAL

RANGKAIAN ARITMATIKA Percobaan 3

3.1 Tujuan
1. Mahasiswa dapat memahami rangkaian aritmatika digital berupa dasar
sistem penjumlahan bilangan.
2. Mahasiswa dapat memahami rangkaian aritmatika digital berupa dasar
sistem pengurangan bilangan.

3.2 Teori Dasar

Unit aritmetik dan logika (arithmetic-logic units, yang disingkat ALU)
merupakan bagian pengolah bilangan sebuah Komputer. Ini berarti bagian
tersebut menangani operasi-operasi aritmatik dan juga melaksanakan operasi
logika.

Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder
menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan
nilai lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit
terendah (Least Significant Bit). Full adder, adalah rangkaian elektronik yang
bekerja melakukan perhitungan penjumlahan sepenuhnya dari dua buah bilangan
biner, yang masing-masing terdiri dari satu bit. Rangkaian ini memiliki tiga input
dan dua buah output, salah satu input merupakan nilai dari pindahan
penjumlahan, kemudian sama seperti pada half adder salah satu outputnya
dipakai sebagai tempat nilai pindahan dan yang lain sebagai hasil dari
penjumlahan. Full Adder, dapat digunakan untuk menjumlahkan bilangan-
bilangan biner yang lebih dari 1bit. Penjumlahan bilangan-bilangan biner sama
halnya dengan penjumlahan bilangan desimal dimana hasil penjumlahan tersebut
terbagi menjadi 2 bagian, yaitu SUMMARY (SUM) dan CARRY, apabila hasil
penjumlahan pada suatu tingkat atau kolom melebihi nilai maksimumnya maka
output CARRY akan berada pada keadaan logika. Blok diagram dari sebuah
rangkaian Half Adder ditunjukkan pada gambar di bawah.
 Gambar 3.1 Simbol Blok dan Diagram Logika Half Adder

Full Substractor, adalah rangkaian elektronik yang bekerja melakukan

perhitungan pengurangan dari dua buah bilangan biner, yang masing-masing
terdiri dari satu bit. Rangkaian ini memiliki dua input dan dua buah output, salah
satu outputnya dipakai sebagai tempat nilai pindahan dan yang lain sebagai hasil
dari pengurangan. Full Substractor, dapat digunakan untuk pengurangan
bilangan-bilangan biner yang lebih dari 1 bit. Pengurangan bilangan-bilangan
biner sama halnya dengan pengurangan bilangan desimal dimana hasil
pengurangan tersebut terbagi menjadi 2 bagian, yaitu Borrow dan Different,
apabila hasil pengurangan pada suatu tingkat atau kolom melebihi nilai
maksimumnya maka output Diferent akan berada pada keadaan logika.

Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.
Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil
pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor
diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit).
Diagram blok dan diagram logika dapat dilihat di bawah.

Gambar 3.2 Simbol Blok dan Diagram Logika Half Substractor

3.3 Alat dan bahan
1. Proteus
2. IC 7400 (NAND)
3. IC 7408 (AND)
4. IC 7404 (Inverter)
5. IC 7486 (EX-OR)
6. Logic Probe
7. Logic State
8. Trainer Kit

3.4 Prosedur Percobaan

Percobaan 1: Half Adder
1. Buatlah rangkaian seperti pada gambar di bawah ini :

Gambar 3.3 Rangkaian Half Adder

2. Amati dan catat output terhadap kombinasi keadaan input.
3. Isilah tabel berikut sesuai dengan hasil yang didapat

Tabel 3.1 Hasil Percobaan Rangkaian Half Adder

INPUT OUTPUT
Keterangan
A B S C

0 0

0 1

1 0

1 1
Percobaan 2: Half Subtractor
1. Buatlah rangkaian seperti Gambar di bawah ini.

Gambar 3.4 Rangkaian Half Substractor

2. Amati dan catat output terhadap kombinasi keadaan input.
3. Isilah tabel berikut sesuai dengan hasil yang didapat.

Tabel 3.2 Hasil Percobaan Rangkaian Half Subtractor

INPUT OUTPUT
Keterangan
A B Bo D
0 0
0 1
1 0
1 1
 RANGKAIAN FLIP-FLOP Percobaan 4

4.1. Tujuan
1. Mahasiswa dapat memahami dan mengenal berbagai macam rangkaian flip-
flop.
2. Mahasiswa dapat Merangkai berbagai macam rangkaian flip-flop dalam
bentuk gerbang logika.

4.2. Teori dasar

Rangkaian untuk “mengingat” atau memory adalah salah satu bagian yang penting
dari sebuah komputer. Memory dapat menyimpan (Storage) suatu informasi (Data
maupun Perintah) untuk selama waktu yang diperlukan dan informasi yang
disimpan tadi dapat diambil kembali sewaktu-waktu.
Ada dua macam “Memory”:
1. Memory tipe “Non-volatile” (tidak mudah hilang/menguap)
Memory dari jenis ini dapat menyimpan atau mengingat suatu informasi
untuk waktu yang lama. Yang termasuk Non-volatile memory antara lain:
Magnetic tapes, Disc, dan Cores
2. Memory tipe “Volatile” (mudah menghilang/menguap)
Volatile memory hanya dapat meyimpan informasi selama sumber listriknya
masih belum diputuskan. Ada dua macam Volatile memory yaitu ; static
Memory dan Dynamic Memory. Static memory bekerja atas dasar arus balik
(Feedback) dari beberapa gate yang saling dihubungkan menyilang, sehingga
akan memberikan suatu keadaan yang tetap (Stabil).

Dynamic memory bekerja atas dasar penyimpanan listrik pada Kapasitor (Charge
on Capasitor). Dalam hal ini informasi yang disimpan makin lama makin cacat atau
rusak, sehingga pada periode waktu tertentu perlu diperbaiki lagi (Refreshed). Flip-
flop termasuk tipe Static Memory. Rangkaian flip-flop memiliki 2 keluaran yaitu
output kesatu dengan nilai normal dan output kedua dengan nilai komplemen dari
bit yang tersimpan di dalamnya, dan dapat mempertahankan suatu keadaan biner
dalam waktu yang tak terbatas sampai suatu sinyal baru datang untuk mengubah
keadaaan tersebut.
4.3 Alat dan Bahan
1. Proteus
2. IC 7400 (NAND)
3. IC 7408 (AND)
4. IC 7404 (Inverter)
5. IC 7486 (EX-OR)
6. Logic Probe
7. Logic State
8. Trainer Kit

4.4 Prosedur percobaan

Percobaan 1: Flip-flop R-S dengan clock
1. Rangkailah gerbang logika flip-flop R – S dengan Clock berikut ini dengan
software proteus:

Gambar 4.1 Rangkaian Flip-flop R-S

2. Amati dan catat output terhadap kombinasi keadaan input.
3. Buatlah tabel seperti di bawah dan bandingkan hasil hasil simulasi dengan
tabel kebenaran rangkaian clocked flip-flop R-S.

Tabel 4.1 Tabel Kebenaran Rangkaian Flip-flop RS

Detak (Clock) S R Q Q
0 X X Qn Tetap
1 0 0 Qn Tetap
1 0 1 0 1
0 1 0 1 0

1 1 1 Output tidak
berubah
Percobaan 2: Flip-flop D dengan clock
1. Rangkailah gerbang logika flip-flop D berikut ini dengan software proteus:

̅
Q

Gambar 4.2 Rangkaian Flip-flop D

2. Amati dan catat output terhadap kombinasi keadaan input.
3. Buatlah tabel seperti di bawah dan bandingkan hasil hasil simulasi dengan
tabel kebenaran rangkaian clocked flip-flop D.

Tabel 4.2 Tabel Kebenaran Rangkaian Flip-flop D

CK D Q ̅
Q
0 X Tidak Berubah
1 0 0 1
1 1 1 0