Oleh:
Dosen Pengampu:
PENDAHULUAN
KAJIAN PUSTAKA
Merupakan hal yang berbeda dari operasi gerbang AND dan OR,
operasi gerbang NOT hanya memiliki sebuah 1 nilai masukan dan 1 nilai
keluaran. Jika kita ingin menghasilkan nilai 1 maka yang harus dilakukan
di input (masukan) adalah 0 dan begitupun juga sebaliknya. Berikut di
bawah ini sebuah tabel kebenaran dari operasi gerbang logika NOT :
Figure 3. Tabel Kebenaran & Gerbang Logika NOT
Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil
dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan
pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan
Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator
tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan
keluarannya saat dipicu (trigger). Flip-flop mempunyai dua output (keluaran) yang
salah satu outputnya merupakan komplemen output yang lain.
Latch berfungsi sebagai elemen memori yang dapat menyimpan data selama
ada arus listrik. Data yang disimpan dapat diubah sesuai kebutuhan pengguna, baik
dengan menulis data ke memori (write) atau hanya membaca data yang ada (read).
Selain itu, latch juga merupakan komponen dasar dalam rangkaian sekuensial yang
bekerja berdasarkan urutan waktu. Beberapa latch dapat digabungkan menjadi flip-
flop, dan beberapa flip-flop dapat disusun menjadi rangkaian counter atau timer.
Salah satu contoh penggunaan rangkaian counter adalah dalam jam digital.
BAB III
METODOLOGI
Berikut ini merupakan alat dan bahan pendukung pada praktikum rangkaian
Adder yaitu, sebagai berikut :
1. Komputer/Laptop
2. Software simulator Tinkercad/Proteus
1. Siapkan computer/laptop !
2. Siapkan software/simulator!
3. Buatlah rangkaian SR Latch menggunakan gerbang logika NAND, dan
masukkan hasilnya pada table dibawah ini!
S R Q Q’ simulasi
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Q Q’
CLK D Q Q’ simulasi
0 X
1 0
1 1
5. Buatlah rangkaian T Flip-Flop menggunakan gerbang logika NAND, dan
masukkan hasilnya pada table di bawah ini!
T Q Q’
J K Q Q’
0 0
0 1
1 0
1 1
S R Q Q’ simulasi
0 0 1 1
0 1 1 0
1 0 0 1
1 1 0 1
4.1.2 Tabel Kebenaran Rangkaian D Flip-Flop
CLK D Q Q’ simulasi
0 X X X
1 0 0 1
1 1 1 0
T Q Q’
0 0 0
1 0 1
0 1 1
1 1 0
J K Q Q’
0 0 0 0
0 1 0 0
1 0 0 1
1 1 0 1
4.2 Pembahasan
SR Latch merupakan jenis rangkaian latch yang terdiri dari input Set
(S) dan Reset (R), serta output Q (output asli) dan Q̅ (output negasi).
Rangkaian ini dapat beroperasi dalam dua mode, yaitu Mode Set dan Mode
Reset. Dalam Mode Set, saat S=1 dan R=0, output Q akan menyala (set)
dengan nilai Q(t+1) = 1. Output Q̅ akan mati dengan nilai Q̅(t+1) = 0. Pada
mode ini, input Reset (R) tidak memiliki pengaruh. Dalam Mode Reset, saat
R=1 dan S=0, output Q akan mati (reset) dengan nilai Q(t+1) = 0. Output Q̅
akan menyala dengan nilai Q̅(t+1) = 1. Pada mode ini, input Set (S) tidak
memiliki pengaruh. Dalam Mode Hold, saat S=0 dan R=0, output Q dan Q̅
akan mempertahankan nilai sebelumnya, yaitu Q(t+1) = Q(t) dan Q̅(t+1) =
Q̅(t). Input Set (S) dan Reset (R) tidak memiliki pengaruh pada mode ini.
D Flip-Flop, yang juga dikenal sebagai D latch, merupakan salah satu jenis
flip-flop yang menggunakan satu input tunggal yaitu D (data) dan
menghasilkan dua output yaitu Q (output asli) dan Q̅ (output negasi).
Fungsinya adalah menyimpan satu bit data dan mengubahnya sesuai dengan
perubahan pada input D. Penjelasan berikut akan menggambarkan perilaku
dan fungsi D Flip-Flop. Dalam operasinya, D Flip-Flop akan merespons
perubahan pada input D ketika terjadi tepi naik (rising edge) pada sinyal
clock. Pada saat tepi naik tersebut, data yang ada pada input D akan ditransfer
ke output Q dan Q̅. Apabila D bernilai 1, maka output Q akan aktif (on)
dengan nilai Q(t+1) = 1. Namun, jika D bernilai 0, output Q akan non-aktif
(off) dengan nilai Q(t+1) = 0. Output Q̅ akan memiliki kebalikan dari output
Q.
Dalam T Flip-Flop, perubahan pada input T akan terjadi pada tepi naik
(rising edge) atau tepi turun (falling edge) dari sinyal clock. Pada tepi naik
atau turun tersebut, output Q akan mengalami toggle atau flip (berubah ke
keadaan sebaliknya). Jika T = 1, maka output Q akan berubah ke keadaan
sebaliknya dari sebelumnya. Jika T = 0, output Q akan tetap sama seperti
sebelumnya. Output Q̅ akan berkebalikan dari output Q. Dari tabel kebenaran
di atas, kita dapat melihat bahwa perubahan pada output Q terjadi hanya saat
sinyal clock berubah. Jika T = 1 dan clock berubah, output Q akan berubah
menjadi keadaan sebaliknya (~Q(t)). Jika T = 0, output Q akan tetap sama
seperti sebelumnya.
J-K Flip-Flop adalah jenis flip-flop yang memiliki dua input, yaitu J
(set) dan K (reset), serta dua output, yaitu Q (output asli) dan Q̅ (output
negasi). Fungsi utama J-K Flip-Flop adalah mengubah keadaan output Q
berdasarkan kombinasi input J dan K. Perubahan pada output Q terjadi saat
terjadi tepi naik (rising edge) sinyal clock. Dari tabel kebenaran, dapat dilihat
bahwa kombinasi input J = 0 dan K = 0 mempertahankan nilai sebelumnya,
J = 0 dan K = 1 mereset output Q menjadi 0, J = 1 dan K = 0 mengeset output
Q menjadi 1, dan J = 1 dan K = 1 mengubah output Q ke keadaan
kebalikannya. J-K Flip-Flop dapat digunakan dalam berbagai aplikasi seperti
pembentukan register, penyimpanan data, dan pembangkit sinyal.
Keunggulan J-K Flip-Flop adalah fleksibilitasnya dalam
mengimplementasikan fungsi logika kompleks. Penting untuk dicatat bahwa
implementasi J-K Flip-Flop dapat bervariasi, baik sebagai positive edge-
triggered maupun negative edge-triggered, tergantung pada kebutuhan
perubahan input J dan K saat terjadi tepi naik sinyal clock.
BAB V
5.1 Kesimpulan
Berikut ini adalah hasil kesimpulan pada percobaan praktikum Encoder dan
Decoder yaitu, sebagai berikut :
1. Sinyal gelombang kotak digunakan sebagai sinyal clock dalam rangkaian
digital untuk mengatur waktu dan sinkronisasi operasi internal. Sinyal
gelombang kotak memiliki dua keadaan yaitu high (tinggi) dan low (rendah),
yang secara periodik bergantian satu sama lain. Transisi antara keadaan high
dan low pada sinyal gelombang kotak disebut tepi naik (rising edge) dan tepi
turun (falling edge).
2. Prinsip kerja SR Latch didasarkan pada umpan balik positif, yang berarti
outputnya dipasangkan kembali ke inputnya sendiri. SR Latch memiliki dua
input, yaitu Set (S) dan Reset (R), serta dua output, yaitu Q (output asli) dan Q̅
(output negasi). Ketika input Set (S) diaktifkan dengan nilai logika 1, output Q
akan diatur menjadi 1, sedangkan jika input Reset (R) diaktifkan dengan nilai
logika 1, output Q akan diatur menjadi 0.
3. Flip-flop dapat menyimpan satu bit data, yang dapat berupa 0 atau 1. Prinsip
kerja flip-flop dapat dibagi menjadi dua tahap: pembaruan dan penyimpanan
data. Pada tahap pembaruan, perubahan data terjadi pada tepi naik atau tepi
turun sinyal clock. Pada tepi tersebut, input data baru dikirim ke flip-flop untuk
diperbarui. Ada beberapa jenis flip-flop yang berbeda, seperti D Flip-flop, J-K
Flip-flop, dan T Flip-flop, yang masing-masing memiliki perilaku khusus saat
terjadi perubahan data.
5.2 Saran
Berikut ini merupakan saran dari hasil percobaan praktikum rangkaian
Subtractor yaitu, sebagai berikut :
1. Perangkat maupun komponen pendukung percobaan praktikum untuk lebih
dijaga lagi kualitas dan keakuratan-nya, demi menunjang kenyamanan dan
maksimal praktikum antar kelompok mahasiswa.
2. Beberapa hasil yang didapatkan pada percobaan praktikum kali ini sudah
memenuhi konsentrasi pada bab ini, akan tetapi hasil dari dokumentasi dan
percobaan praktikum adanya ketidaksesuaian data yang diterima dikarenakan
ada problem pada board rangkaian saat praktikum berlangsung.
BAB VI
DAFTAR PUSTAKA
[2] T. Pengadaan, “Fungsi, Jenis, Dan Simbol Gerbang Logika (logic gate),”
Pengadaan (Eprocurement), 24-Dec-2020. [Online]. Available:
https://www.pengadaan.web.id/2020/12/gerbang-logika.html. [Accessed: 14-
Feb-2023].