spasi 1.5
awal paragraf sejajar subbab
justify 4433
space before after 0
antar subbab 1 space
perhatikan EYD, untuk awal kalimat, tanda baca, konjungsi
jgn lupa PPKI
Oleh
Nama : Nur Izzah Afkarina
NIM : 221710201032
Kelas : Elektronika - A
Acara : VII (Flip Flop)
Asisten : Muh. Hamas Firdaus Dzulfikri
1.4 Manfaat
Manfaat yang diharapkan dari hasil praktikum ini adalah sebagai berikut.
1. Bagi Ilmu Pengetahuan dan Teknologi (IPTEK), sebagai salah satu laporan
pengenalan berbagai macam flip-flop beserta karakteristiknya serta prinsip
kerjanya.
2. Bagi pemerintah, sebagai salah satu acuan penyusunan dalam pembangunan
pemerintahan yang berhubungan dengan macam-macam flip-flop, karakteristik flip
flop, dan prinsip kerja dari flip flop.
3. Bagi masyarakat, sebagai salah satu referensi untuk memahami tentang macam-
macam flip-flop, karakteristik flip flop, prinsip kerja dari flip flop, gerbang logika,
rangkaian flip-flop, dan gerbang logika NAND.
BAB 2. TINJAUAN PUSTAKA
3.2.2 Bahan
Bahan-bahan yang dibutuhkan pada praktikum acara VII antara lain:
a. IC TTL 7473, 7474.
b. LED (warna bebas)
c. Resistor 1KΩ
d. Catu daya DC 5 Volt.
e. Gerbang NAND
f. Ground
menyiapkan alat
dan bahan
Selesai
Mulai
menyiapkan alat
dan bahan
Selesai
menyiapkan alat
dan bahan
Selesai
Clock
Q'
Gambar. 4.1. Grafik hasil data percobaan flip flop RS
Rangkaian flip flop RS merupakan rangakaian yang terbuat dari empat gerbang
NAND dan dirangkai sesuai dengan skema rangkaian. Berdasarkan Tabel dan Gambar
4.1 dapat dilihat bahwa flip flop RS menghasilkan nilai output Q dan Q’ yang
menyesuaikan dengan sinyal clock, sinyal R, dan sinyal S. Dapat dilihat jika S bernilai
0 dan R bernilai 0 maka output yang dihasilkan Q yaitu 1 dan Q’ yaitu 1. Jika S
berlogika 1 dan R berlogika 0 maka output akan menghasilkan Q=1 dan Q’=0. Menurut
Utami dkk. (2020:331) apabila sinyal pendetak input pada logika 0, maka data yang
masuk pada S dan R tidak akan diproses oleh flip-flop, sehingga output Q tetap tidak
berubah.
Clock
Preset
Clear
Q'
Gambar 4.2. Grafik hasil data percobaan flip flop D
Berdasarkan Tabel dan Gambar 4.2 rangkaian flip flop D ini merupakan salah
satu jenis rangkaian yang dibangun dari flip flop RS. Perbedaannya terletak pada input
yang dimasukkan, jika flip flop RS mempunyai input clock,R, dan S, maka flip flop
D terdapat penambahan input yaitu D. Ketika D pada kondisi 0 maka output Q akan
langsung berubah menjadi 1 dan ketika D pada kondisi 1 maka output Q juga bernilai
1. Namun hasil output Q dan Q’ dapat dipengaruhi oleh input yang dimasukkan
sebelumnya. Menurut Utami dkk. (2020:331) prinsip kerja dari flip flop D adalah
berapapun nilai masukan yang diberikan pada input D maka keluarkan akan
menghasilkan nilai yang sama pada output Q.
Clock
Clear
Q'
Gambar 4.3. Grafik hasil percobaan flip flop JK
Dari hasil Tabel dan Gambar 4.3 didapatkan flip flop JK menghasilkan nilai
output Q dan Q’ yang menyesuaikan dengan sinyal clock, sinyal R, sinyal J, dan
sinyal K. Dapat dilihat jika output yang dihasilkan adalah Q dan Q’ yang dimana
hasil yang didapatkan semuanya sama. Menurut Permatasari (2021:5) apabila input
J dan K keduanya bernilai “1” akan membuat kondisi output berikutnya menjadi
kebalikan dari kondisi output sebelumnya.
DAFTAR PUSTAKA
Juniwan, J., Aulia, Z., Mughist, M., & Aribowo, D. 2023. State Matchine Sederhana
Flip Flop Menggunakan Lab View. In Prosiding Seminar Nasional Teknik
Elektro UIN Sunan Gunung Djati Bandung: 42.
Nur’ainingsih, D., Afandi, H., & Widyastuti, W. 2018. Desain Diskrit Gerbang
Logika NAND 4 Masukan Berbasis Teknologi CMOS 0, 35Á m. In Prosiding
Seminar Nasional & Internasional. (Vol. 1, No. 1): 121.
Syahputri, S. A., Hayadi, B. H., & Ropianto, M. 2020. Logika Dasar Logika
Informatika. Universitas Ibnu Sina, Bekasi.