LAPORAN PRAKTIKUM ELEKTRONIKA

Diajukan untuk Memenuhi Tugas Mata Kuliah Elektronika

Oleh:

Nama : Kanya Nur Shadrina

NIM : 221710201035
Kelas : TEP – B
Acara : VII (Flip-Flop)
Asisten: Muh. Hamas Firdaus Dzulfikri

LABORATORIUM ENERGI, OTOMATISASI, DAN INSTRUMENTASI

PERTANIAN
PROGRAM STUDI TEKNIK PERTANIAN
FAKULTAS TEKNOLOGI PERTANIAN
UNIVERSITAS JEMBER
2023

1
 BAB 1. PENDAHULUAN

1.1 Latar Belakang

Flip-flop merupakan sebuah rangkaian sekuensial yang mampu menyimpan
data sementara (latch) yang dimana bagian keluaran (outputnya) akan merespon
masukan (input) dengan cara mengunci nilai masukan (input) yang diberikan atau
mengingat masukan (input) tersebut. Flip-flop juga sebagai rangkaian untuk
memori yang merupakan salah satu bagian penting dari komputer. Ada dua
macam memori yaitu memori Non Volatile merupakan memori yang bisa
menyimpan atau mengingat sebuah informasi maupun data dalam waktu yang
lama dan memori tipe Volatile merupakan memori yang bisa menyimpan
informasi selama tersambung dengan listrik. Jenis memori Volatile terdiri dari
memori dinamis dan memori statis. Flip-flop adalah jenis memori statis. Setiap
keadaan keluaran (output) dapat berubah ketika flip-flop diberi trigger. Rangkaian
flip-flop secara umum dapat dibedakan menjadi beberapa jenis yaitu S-R flip-flop,
D flip-flop, T flip-flop, dan J-K flip-flop (Jananuraga, et al. 2020).
Tujuan dilakukannya praktikum acara 7 ini yaitu untuk memberikan
pemahaman kepada praktikan tentang flip-flop yang dimana merupakan salah satu
jenis rangkaian digital yang ada pada dunia elektronika. Pada praktikum ini maka
para praktikan akan mempelajari tentang dasar flip-flop, jenis-jenis dan cara
mengimplementasikan rangkaian flip-flop. Dalam praktikum ini praktikan juga
akan melakukan percobaan membuat rangkaian flip-flop pada aplikasi Proteus
yang sudah ter-install pada laptop masing-masing praktikan.

1.2 Rumusan Masalah

Berdasarkan latar belakang yang telah dibuat, maka dapat di rumuskan
masalah sebagai berikut.
1. Apa itu Flip-Flop dan kegunaanya?

2. Ada berapa jenis rangkaian Flip-Flop dan bagaimana cara membedakanya?

3. Gerbang logika apa yang digunakan untuk merangkai Flip-Flop?

2
4. Bagaimana hasil yang didapat dari percobaan rangkaian Flip-Flop RS, D, dan
JK?

1.3 Tujuan

Berdasarkan uraian rumusan masalah diatas, didapatkan tujuan dalam

praktikum ini sebagai berikut.

1. Mengetahui definisi dari Flip-Flop dan kegunaanya.

2. Mengetahui jenis rangkaian Flip-Flop dan cara untuk membedakanya.
3. Menganalisis hasil yang didapat dari percobaan rangkaian Flip-Flop RS, D,
dan JK.

1.4 Manfaat
Manfaat yang diharapkan dari hasil praktikum ini yaitu sebagai berikut.
1. Bagi Ilmu Pengetahuan dan Teknologi (IPTEK), sebagai salah satu referensi
laporan pengenalan Flip-Flop
2. Bagi pemerintah, dijadikan salah satu referensi dalam membuat kebijakan
mengenai elektronika dan dapat membantu pemerintah dalam pengembangan
perangkat digital yang lebih canggih dan efisien.
3. Bagi masyarakat, dapat dijadikan salah satu referensi bahan pembelajaran
untuk menambah wawasan mengenai Flip-Flop dan dapat membantu
masyarakat dalam melakukan perbaikan atau perawatan pada perangkat
elektronik yang mereka miliki.

3
 BAB 2. TINJAUAN PUSTAKA

2.1 Gerbang Logika

Gerbang logika atau sering disebut dengan gerbang logika boolean adalah
suatu sistem pemrosesan dasar yang bisa memproses masukan-masukan yang
berupa bilangan biner menjadi sebuah keluaran yang berkondisi dan akhirnya
digunakan dalam proses selanjutnya. Gerbang logika bisa mengkondisikan
masukan-masukan yang masuk lalu menjadikannya sebuah keluaran yang sesuai
dengan apa yang ditentukan olehnya. Gerbang logika merupakan rangkaian
dengan satu atau lebih dari satu sinyal input tapi hanya menghasilkan satu sinyal
berupa tegangan tinggi maupun tegangan rendah (Syahbani, Setiana and Kharisma
2018).

2.2 Rangkaian Flip-Flop

Flip-flop merupakan suatu rangkaian elektronika yang mempunyai dua
kondisi stabil. Flip-flop banyak digunakan dalam rangkaian elektronika seperti
pencacah, register, dan memori. Terdapat banyak jenis dari flip-flop antara lain
FF-SR berdetak, FF-SR tanpa detak, FF-JK, FF-JKMS, FF-D, dan FF-T. Pada
dasarnya flip-flop adalah rangkaian logika dengan dua output (Q dan Q’) dengan
keadaan yang saling berkebalikan (saling komplemen). Flip-flop juga disebut
sebagai multivibrator bistabil, atau pengunci (latch) yaitu ketika rangkaian flip-
flop mencapai satu keadaan, maka keadaan tersebut akan dipertahankan meskipun
terjadi perubahan input (Utami, et al. 2020).

2.3 Gerbang Logika NAND

Gerbang logika NAND adalah kombinasi atau kombinasi dari dua gerbang
logika yaitu gerbang NOT dan AND, gerbang AND bertindak sebagai saluran
keluaran dari gerbang NAND sedangkan gerbang NOT bertindak sebagai saluran
masukan. Prinsip kerja gerbang NAND yaitu kebalikan dari gerbang AND karena
keluaran gerbang AND di NOT kan. Keluaran NAND adalah pelengkap atau
kebalikan dari gerbang AND, artinya keluaran NAND menghasilkan logika 0

4
ketika semua kondisi input logika adalah 1 (Syahbani, Setiana and Kharisma
2018).
BAB 3. METODOLOGI

3.1 Waktu dan Tempat

Praktikum acara VII atau praktikum rangkaian Flip-Flop ini dilaksanakan pada
hari Kamis tanggal 11 Mei 2023 pada pukul 13.20-15.00 WIB yang berlokasi
pada Laboratorium ENOTIN yang berada di Fakultas Teknologi Pertanian.

3.2 Alat dan Komponen

Pada praktikum acara VII ini menggunakan alat dan komponen sebagai
berikut.
3.2.1 Alat
a. Laptop
b. Aplikasi Proteus 8 Pro
c. Mouse

3.2.2 Komponen
a. Rangkaian percobaan flip-flop 1, 2, dan 3
b. IC TTL 7473 dan 7474
c. LED
d. Resistor 1KΩ
e. Catu daya DC 5 volt
f. Modul debouncing switch, modul clock, dan modul preset-clear

3.3 Prosedur Kerja

Praktikan sudah melakukan percobaan dalam membuat rangkaian Flip-Flop

dengan mengikuti petumjuk yang sudah tersedia pada modul praktikum. Berikut
disajikan prosedur kerja praktikum percobaan rangkaian Flip-Flop.

3.3.1 Percobaan 1 Flip-Flop RS

5
 Gambar 3.1 Diagram alir prosedur kerja flip-flop SR

Diagram alir diatas merupakan rangkaian percobaan 1 Flip-Flop R-S.

Adapun langkah-langkah dalam rangkaian percobaan 1 Flip-Flop R-S sebagai
berikut.
1. Rangkaikan percobaan 1 dan sambungkan catu daya pada modul debouceless
switch, modul clock, dan IC 7400.
2. Sambungkan input clock Flip-Flip R-S dengan output modul clock.
Sambungkan input A dan B Flip-Flop R-S dengan output modul debouceless
switch, rangkaikan output Q dan negasi Q Flip-Flop dengan rangkaian
keluaran LED.
3. Hidupkan catu daya dan operasikan saklar modul debouceless switch (LED
hidup = 1, LED padam = 0).
4. Operasikan pulsa clock untuk setiap perubahan masukan (setting R dan S

6
 untuk nilai).
5. Amati hasil nilai Q sebelum pulsa clock – LED clock padam – (Q n) dan
sesudah pulsa clock – LED clock hidup – (Qn+1)).
6. Catat hasil percobaan dan pengamatan.

7. Data diperoleh dan percobaan selesai.

3.3.2 Percobaan 2 Flip-Flop D

Gambar 3.2 Diagram alir prosedur kerja flip-flop D

Diagram alir diatas merupakan rangkaian percobaan 2 Flip-Flop D. Adapun

langkah-langkah dalam rangkaian percobaan 2 Flip-Flop D sebagai berikut.
1. Menyiapkan alat dan bahan
2. Rangkaikan percobaan 2 yang ada pada modul, sambungkan catu daya pada
modul deboucless switch, modul preset-clear, dan IC 7474
3. Sambungkan input clock flip-flop D dengan output modul clock. Sambungka
input A dan B flip-flop D dengan output modul debouceless switch.
Sambungkan preset dan clear flip-flop D dengan output modul preset-clear
Rangkaikan ouput Q dan negasi Q flip-flop dengan rangkaian keluaran LED.

7
4. Hidupkan catu daya dan operasikan saklar modul debouceless switch (LED
hidup = 1 padam = 0)
5. Dengan setting D untuk nilai yang ada pada tabel 3, operasikan pulsa clock
untuk setiap perubahan masukan. Amati hasil nilai Q sebelum pulsa clock-
LED clock padam-(Qn) dan sesudah pulsa clock-LED clock hidup-(Qn+1).
6. Catat hasil pengamatan pada tabel 3 dan lengkapi dengan diagram waktunya.

3.3.3 Percobaan 3 Flip-Flop JK

Gambar 3.3 Diagram alir prosedur kerja flip-flop J-K

Diagram alir diatas merupakan rangkaian percobaan 1 Flip-Flop J-K. Adapun
langkah-langkah dalam rangkaian percobaan 1 Flip-Flop J-K sebagai berikut
1. Rangkaikan percobaan32 dan sambungkan catu daya pada modul
debouceless switch, modul clock, modul preset cleardan IC 7473.
2. Sambungkan input clock Flip-Flip J-K dengan output modul clock.
Sambungkan input A dan B Flip-Flop J-K dengan output modul debouceless

8
 switch. Sambungkan clear Flip-Flop J-K dengan output modul preset-clear.
Rangkaikan output Q dan negasi Q Flip-Flop dengan rangkaian keluaran
LED.
3. Hidupkan catu daya dan operasikan saklar modul debouceless switch (LED
hidup = 1, LED padam = 0).
4. Operasikan pulsa clock untuk setiap perubahan masukan (setting J dan K
untuk nilai).

5. Amati hasil nilai Q sebelum pulsa clock – LED clock padam – (Qn)
dan sesudah pulsa clock – LED clock hidup – (Qn+1)).
6. Catat hasil percobaan dan pengamatan.
7. Data diperoleh dan percobaan selesai.

3.4 Skema Rangkaian

Berikut ini merupakan skema rangkaian pada praktikum acara VII yang telah
dilaksanakan.

Gambar 3. 4 Percobaan rangkaian flip-flop SR

Gambar 3. 5 Percobaan rangkaian flip-flop D

9
 Gambar 3. 6 Percobaan rangkaian flip-flop JK

BAB 4. HASIL DAN PEMBAHASAN

4.1 Flip-flop RS

Berikut merupakan tabel data dan diagram waktu hasil percobaan Flip-
Flop RS :

Tabel 4.1 Data hasil percobaan flip-flop RS

CLOCK S R Qn Q'
0 0 0 1 1
1 1 0 1 0
0 0 0 1 0
1 0 1 0 1
0 1 1 0 1
1 1 0 1 0
0 0 0 1 0
1 0 1 0 1

CLOCK

Q'

Gambar 4. 1 Diagram waktu flip-flop RS

Dari tabel dan gambar di atas diketahui bahwa rangkaian flip-flop RS

menghasilkan output invers atau output clock. Tetapi, hasilnya bervariasi
tergantung pada input S dan R. Ketika input pulsa clock ada, seperti dengan ketika
input clock = 1; S = 1 dan R = 0 menghasilkan Q = 1 dan Q' = 0. Sedangkan
ketika input clock = 0 dan input S = 0; R= 0 menghasilkan nilai output yang sama

10
dengan output aslinya dikarena masih ada sisa memori. Dan rasakan
perubahannya ketika input clock =1 dan input S=0; R = 1 maka menghasilkan
output Q = 0 dan Q' = 1. Jadi rangkaian ini tidak berpengaruh pada nilai input dan
hanya bereaksi ketika input clock diberikan ke rangkaian. Flip-flop SR ini
menambahkan clock yang berfungsi menjadi penguat sinyal. Flip-flop SR harus
beradaptasi dengan sinyal clock. Ketika sinyal input ke Pap berlogika 0, data yang
sampai di S dan R tidak diproses oleh flip- flop, sehingga output Q tidak berubah
(Kurniasi, Jumingin and Nurdiana 2022).

4.2 Flip-flop D

Berikut merupakan tabel data dan diagram waktu hasil percobaan Flip-
Flop D :

Tabel 4.2 Data hasil percobaan flip-flop D

CLOCK PRESET (S) CLEAR (R) D Qn Qn+1

0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 1 1 0
0 1 1 1 1 0
1 1 1 1 1 0
1 0 0 0 1 1
1 1 0 0 0 1
1 1 1 0 0 1
0 1 0 1 0 1
1 0 1 0 1 0
0 1 1 0 1 0

Gambar 4. 2 Diagram waktu flip-flop D

11
 Dari tabel 4.2 dan gambar 4.2 diatas didapatkan data hasil percobaan flip-
flop D dengan percobaan pertama menunjukkan input clock = 0, S = 0, R = 0, dan
D = 0 dengan hasil output yaitu Q = 1, dan Q’ = 1. Pada percobaan kedua input
clock = 0, S = 0, R = 0, dan D = 1 dengan hasil output yaitu Q = 1, dan Q’ = 1 dan
pada percobaan terakhir input clock = 0, S = 1, R = 1, dan D = 0 dengan hasil
output yaitu Q = 1, dan Q’ = 0. Ketika logika input clock adalah 1, maka input
jalur data diteruskan ke flip-flop. Jika jalur data input adalah 1, maka kondisinya
Set Q menjadi 1, dan jika jalur data menerima input 0, maka kondisi yang terjadi
yaitu Reset Q menjadi 0 (Widyastuti, Afandi and Pratiwi 2018).

4.3 Flip-flop JK

Berikut merupakan tabel data dan diagram waktu hasil percobaan Flip-
Flop JK :

Tabel 4.3 Data hasil percobaan flip-flop JK

CLOCK CLEAR J K Q Q'

0 0 1 1 0 1
0 0 0 1 0 1
1 1 0 0 0 1
1 1 1 1 0 1
0 1 1 0 1 0
0 0 1 0 0 1
1 0 0 1 0 1
1 1 1 1 0 1
0 1 0 1 0 1
0 1 1 0 0 1
1 0 1 0 0 1

12
CLK

CLEAR

Q'

Gambar 4. 3 Diagram waktu flip-flop JK

Dari tabel 4.3 dan diagram 4.3 diatas didapatkan data hasil percobaan flip-
flop JK dengan percobaan pertama menunjukkan input clock = 0, clear = 0, J = 1,
dan K = 1 dengan hasil output yaitu Q = 0, dan Q’ = 1. Pada percobaan kedua
input clock = 0, clear = 0, J = 0, dan K = 1 dengan hasil output yaitu Q = 0 dan Q’
= 1 dan pada percobaan terakhir input clock = 1, clear = 0, J = 1, dan K = 0
dengan hasil output yaitu Q = 0, dan Q’ = 1. input J dan K bertindak menset dan
mengclear flip-flop yang berarti ketika input diberikan kepada kedua J dan K secara
bersamaan maka saat flip-flop kondisi komplemennya yaitu Q = 1, maka flip-flop
berubah menjadi Q = 0 (Nuryanto 2017).

13
 BAB 5. PENUTUP

5.1 Kesimpulan
Dari penjelasan dan data hasil percobaan flip-flop diatas maka dapat disimpulkan
yaitu :
1. Rangkaian flip-flop R-S membutuhkan masukan pulsa clock untuk mendapatkan
keadaan keluaran sesuai dengan kondisi R dan S yang ditentukan.
2. Dalam rangkaian flip-flop D, output Q selalu sama dengan input D ketika clock
input = 1, dan flip-flop dalam mode penyimpanan ketika clock input = 0.
3. Diketahui bahwa kinerja rangkaian flip-flop J-K lebih baik dibandingkan dengan
rangkaian flip-flop lainnya, oleh karena itu rangkaian flip-flop J-K lebih banyak
digunakan pada sistem digital.
4. Flip-flop R-S, flip-flop D, dan flip-flop J-K memiliki nilai input dan output yang
dihasilkan berbeda dan juga memiliki diagram waktu yang berbeda karena cara kerja dari
setiap rangkaian berbeda dan faktor jumlah input yang dimiliki berbeda.

5.2 Saran
Berdasarkan praktikum acara VII yang sudah dilakukan, maka saran yang
dapat saya berikan yaitu praktikan diharapkan dapat menguasai materi flip-flop
dengan baik . Praktikan diharapkan untuk mempelajari modul terlebih dahulu agar
kegiatan praktikum dapat berjalan dengan lancar. Dan untuk asisten praktikum untuk
lebih jelas lagi dalam menyampaikan materi praktikum agar praktikan tidak
kebingungan dalam kegiatan praktikum.

14
 DAFTAR PUSTAKA

Jananuraga, I Gede Ginega, I Gede Handi Wiranata, I Komang Fery Ari Wijaya, dan I Gede
Agus Ditha Praptika Putra. 2020. “Makalah Pengantar Sistem Digital Flip-Flop.”

Kurniasi, R., J Jumingin, dan N Nurdiana. 2022. “Analisis Pengujian Keluaran SR Flip-Flop
dengan Menggunakan Software Multisimni dan Praktrk Secara Langsung.” Jurnal
Fisika : Fisika Sains dan Aplikasinya.

Nuryanto, L. E. 2017. “Aplikasi JK Flip-Flop untuk Merancang Decade Counter. .” Majalah

Ilmiah Pengembangan Rekayasa dan Sosial.

Syahbani, Abdul Karim, Ana Setiana, dan Ika Fikynindita Kharisma. 2018. “Rancang
Bangun Alat Praktikum Gerbang Logika Dasar Berbasis OP-AMP.” Journal of
Teaching and Learning Physics.

Utami, Riefta Wahyu, Nur Farida, Moch. Wildan Al'Ayubi, dan Ayu Dewi Novita. 2020.
“Pembuktian Tabel Kebenaran pada Percobaan Flip-Flop SR Berdetak dan Flip-Flop
D.” Prosiding Seminar Nasional Pendidikan Fisika Untirta.

Widyastuti, H. Afandi, dan G. F. Pratiwi. 2018. “Perancangan Diskrit D Flip-Flop

Menggunakan Teknologi CMOS 0.35 µm.” Jurnal Seminar Nasional Edusaintek.

15
 LAMPIRAN

Gambar 1 Percobaan rangkaian flip-flop SR

Gambar 2 Percobaan rangkaian flip-flop D

Gambar 3 Percobaan rangkaian flip-flop JK

16