Kata kunci: Flip-flop, SR-FF, clock. Berikut ini adalah diagram logika NOR
Gate S-R Flip-flop, NAND Gate S-R Flip-Flop dan
1. PENDAHULUAN Clocked S-R Flip-flop (gabungan gerbang logika
Flip-flop merupakan suatu rangkaian sekuensial NOR dan NAND) [2].
yang dapat menyimpan data sementara dimana
bagian keluarannya akan merespon masukan
dengan cara mengunci masukan yang diberikan
atau mengingat masukan tersebut. Pada
praktikum kali ini dilakukan percobaan pengujian
rangkaian S-R Flip-Flop tanpa clock dengan
gerbang NAND dan rangkaian S-R Flip-Flop
dengan clock yang menggunakan gerbang AND
dan NOR. Perbedaan keduanya dapat dilihat dari
hail output dari masing-masing rangkaian
berdasarkan kombinasi bilangan biner yang
Gambar 2.1 Rangkaian S-R Flip-Flop
diberikan.
2 Breatboard
3 Kabel
penghubung
3.2 FLOWCHART
Mulai
- Papan digital
2.4 T FLIP-FLOP - Breatboard
- IC TTL 74LS00, 74LS02,
T Flip-flop merupakan bentuk sederhana dari J-K 74LS08, 74LS32, 74LS73,
Flip-flop, kedua input J dan K dihubungkan 74LS74, 74LS76
sehingga sering disebut dengan single J-K Flip- - Kabel penghubung
flop. Berikut ini adalah diagram logika T Flip-
flop :
Membuat rangkaian dasar SR-FF
tanpa clock dari gerbang NAND.
No Ck D F1 F2
Menyalakan tombol power jika
rangkaian sudah terhubung dengan 1 1 1 1 0
papan digital.
2 0 1 1 1
4 1 0 0 1
Tabel kebenaran
Dilakukan pengulangan 5 1 1 1 0
untuk rangkaian SR-FF
dengan clock. 6 1 0 0 0
Selesai 7 0 0 0 0
8 0 1 0 1
DAFTAR PUSTAKA
[1] https://www.academia.edu/12346787/Penge
rtian_dan_Jenis-jenis_Flip-
Flop_PENGERTIAN_FLIP-FLOP , diakses
pada 14 Nopember 2019 pukul 12.01 WIB.
[2] https://teknikelektronika.com/wp-
content/uploads/2016/07/T-Flip-
flop.jpg?x22079 , diakses pada 14 Nopember
2019 pukul 12.05 WIB.
[3] https://www.artiini.com/2016/02/pengertia
n-j-k-flip-flop.html , diakses pada 14
Nopember 2019 pukul 12.09 WIB.
[4] https://www.jalankatak.com/id/jk-flip-flop/ , Gambar SR-FF dengan Clock
diakses pada 14 Nopember 2019 pukul 12.15
WIB.