DASAR FLIP-FLOP

Nuzulul Rahmah/171810201072/Empat
Jurusan Fisika Fakultas Matematika dan Ilmu Pengetahuan Alam Universitas Jember
Email : nuzulphysic@gmail.com
Abstrak
Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil
dan dapat digunakan untuk menyimpan informasi yang bersifat multivibrator bistabil.
Flip-flop mempunyai dua Output yang salah satu outputnya merupakan komplemen
Output yang lain. Jenis-jenis gerbang logika yaitu yaitu S-R Flip-flop, D Flip-flop, T
Flip-flop dan JK Flip-flop. Percobaan dilakukan untuk mengetahui keluaran beberapa
flipflop, yaitu S-R flipflop, clocked S-R flip-flop, serta J-K flip-flop. Percobaan
dilakukan dengan menyambungkan masukan dari masing-masing rangkaian dan
kemudian keluaran rangkaian diamati dan dibandingkan dengan tabel kebenaran. S-R
flip-flop dengan gerbang NAND jika S=0 R=0 maka Q= =1, dan akan terlarang bila
S=R=1. Keluaran dari rangkaian clocked R-S flip-flop akan sama dengan nilai
masukannya (S dan R) jika pulsa clock bernilai high.

Kata kunci: Flip-flop, set and reset, clocked

(memori) serempak karena fungsinya
I. LATAR BELAKANG
sebagai piranti memori (Muis, 2012).
Flip-flop (FF) merupakan Flip-flop adalah sirkuit
piranti memori yang sifat keluarannya elektronik yang memiliki dua arus
tidak hanya tergantung kepada stabil dan dapat digunakan untuk
masukan sekarang, tetapi juga terkait menyimpan informasi. Flip-flop
dengan kondisi masukan sebelumnya. merupakan multivibrator bistabil
Flip flop umumnya terdiri dari dua karena kedua tingkat tegangan
keluaran yang saling berlawanan, yaitu keluaran pada multivibrator tersebut
Q dan Q'. Flip flop pada umumnya adalah stabil dan hanya mengubah
dipergunakan untuk operasi rangkaian
situasi tingkat tegangan keluaran saat 2. Set=1 dan reset = 1 , sehingga Q
dipicu (trigger). Flip-flop memiliki dan Q’ masing-masing berada
dua keluaran yang salah satu pada keadaan ‘1” dan ‘0’
outputnya berupa tegangan rendah (0) 3. Set= 1 dan reset = 0 sehingga
atau tinggi (1). Jenis-jenis flip-flop mengatur ulang flip flop,
dibedakan berdasarkan perilakunya, akibatnya Q dan Q’ masing-
salah satunya adalah flip-flop RS, JK, masing menuju ke status ‘0’ dan
dan D (Ali,2018). ‘1’.
4. Set= reset= 0 dilarang karena
R-S Flip-Flop with Active Low Inputs kondisi ini seperti untuk mencob
Menurut Maini (2007), rangkaian untuk set (bahwa Q=1) dan reset
R-S Flip-Flop with active low inputs dapat (Q’=1) flip-flop pada saat yang
dibentuk dengan dua gerbang NAND
sama, untuk lebih tepatnya set dan
saling berpasangan. Output dari gerbang
reset input dalam R-S flip-flop
NAND 1 diumpankan kembali ke salah
tidak bisa aktif pada saat
satu input dari NAND 2. Output NAND 2
bersamaan.
adalah input S dan R. Output dari NAND
1 dan NAND 2 adalah masing-masing
output Q dan Q’. Pengoperasian flip-flop
R-S dapat diringkas sebagai berikut :
1. Set = Rese t= 1 adalah kondisi
isitirahat yang normal dari sebuah
flip-flop dan tidak mempengaruhi
pada keluaran flip-flop. Kedua
output Q dan Q’ tetap dalam Gambar 1.1 Rangkaian R-S Flip-Flop
logika mereka sebelum kondisi with Active Low Inputs
input ini. (Sumber : Maini, 2007)
 Gambar 1.2 Tabel Kebenaran R-S
Flip-Flop with Active Low Inputs
(Sumber : Novfowan, 2000)

Clocked R-S Flip-Flop

Output pada rangkaian Clock
R-S Flip-Flop berubah menyatakan
sesuai input hanya pada terjadinya
pulsa clock. Flip-flop yang di-clock
bida berupa level-trigger atau edge
trigger. Dua gerbang NAND pada
input telah digunakan untuk
memasangkan input R dan S ke input
Gambar 1.3 Rangkaian dan
Tabel Kebenaran Rangkaian Clocked
R-S Flip-Flop
(Sumber : Maini, 2007)
J-K Flip-Flop
J-K flip-flop diturunkan dari S-R
flip flop sebagai piranti memori dasar,

flip-flop di bawah kendali sinyal clock. dimaana J-K flip-flop memiliki

Dua gerbang NAND diaktifkan dan karakteristik berbeda dengan S-R flip flop
terutama pada kondisi terlarang (S=R=1).
input S dan R akan diteruskan ke input
Kondisi tersebut (sebagai gantinya
flip-flop dengan keadaan mereka yang
J=K=1) justru dipergunakan untuk
dilengkapi disaat sinya clock tinggi.
pengalihan Q(t+1)tidak sama dengan Q(t)
Output sekarang dapat mengubab
atau disebut kondisi ‘toggle’. Keluaran Q
status sesuai status R dan S pada input akan berupa pulsa kontinyu jika masukan
flip-flop (Maini,2007). J=K=1 karena keluaran Q akan beralih
dari 1 ke 0 dan dari 0 ke 1 tanpa henti dirasa perlu untuk mengetahui
mengikuti pulsa pewaktu (Muis, 2012). keluaran dari clocked R-S flip flop. Ia
juga tidak melakukan percobaan pada
J-K flip-flop, dimana kami melakukan
percobaan tersebut, sebagaimana telah

Gambar 1.4 J-K Flip-Flop diketahui bahwa rangkaian J-K

(Sumber : Muis, 2012) merupakan turunan dari rangkaian R-

Percobaan yang telah dilakukan S, sehingga seharusnya daerah
oleh Julaila (2017), adalah merangkai R-S larangan R-S flip-flop merupakan
flip-flop dengan low active input. Ia keuntungan untuk J-K flip-flop.
merangkai R-S flip-flop dengan dua Percobaan Dasar Flip Flop ini
gerbang NAND, ia menyebutnya dengan bertujuan untuk mengetahui cara kerja
rangkaian Gerbang NAND Bistable
dari operasi rangkaian R-S Flip-Flop
sederhana. Kedua masukan R dan S
with Active Low Inputs dan Clocked R-
berlogika 0, keluaran flip-flop tidak
S Flip-Flop. Harapannya setelah
berubah tetap seperti pada kondisi
percobaan ini selesai dapat
sebelumnya. Disaat kedua masukan R
mengevaluasi operasi dari RS
dan S berlogika 1 maka keluaran flip-
(pengunci) dan J-K flip-flop.
flop tidak dapat diramalkan karena
Percobaan ini juga bertujuan agar
kondisinya tidak tentu tergantung pada
mahasiswa sebagai praktikan mampu
toleransi komponen dan tunda waktu
menerapkan konsep gerbang logika
temporal dan lain sebagainya dan
pada rangkaian elektronika serta
kondisi tersebut dapat diabaikan.
memahami struktur internal dari
Perbedaan percobaan yang
beberapa IC logika.
kami lakukan dengan apa yang
dilakukan oleh Julaila (2017), ia tidak
melakukan percobaan pada rangkaian
clocked R-S flip-flop, namun kami
melakukan percobaan tersebut karena
 II. METODE
2.1 Alat dan Bahan
Alat dan bahan yang digunakan
pada praktikum dasar flip - flop adalah
sebagai berikut :
1. IC7400 sebagai pembuat gerbang
NAND 2 input
Gambar 2.1 Rangkaian R-S Flip
2. IC 7476 sebagai IC flip flop
Flop
3. IC7410 sebagai pembuat gerbang
NAND 3 input
4. Resistor sebagai penghambat arus
yang mengalir ke LED
5. LED sebagai indikator
keberhasilan Gambar 2.2 Rangkaian Clocked
6. Kabel sebagai penghubung R-S Flip Flop
rangkaian
7. Adaptor sebagai sumber tegangan
8. Project Boardsebagai tempat
menyusun rangkaian

2.2 Desain Percobaan

Desain rangkaian yang digunakan Gambar 2.6 Rangkaian J-K Flip Flop
pada praktikum pengenalan gerbang
logika adalah sebagaiberikut : Tabel Kebenaran pada praktikum
pengenalan gerbang logika adalah
sebagai berikut :
 Tabel 2.1 Tabel Kebenaran R-S logika harus sesuai dengan teori yaitu
Flip Flop dalam keadaan high voltage atau low

INPUT OUTPUT voltage. Rangkaian akan berjalan

Keterangan dengan baik jika hasil percobaan
S R Q
0 0 1 1 Invalid sesuai dengan table kebenaran.
1 0 0 1 Set Rangkaian gerbang logika akan
0 1 1 0 Reset
menghasilkan LED yang menyala jika
1 1 No Change No Change
output 1 dan LED akan mati jika
output 0, dan output LED tersebut
Tabel 2.2 Tabel Kebenaran Clocked R-
S Flip Flop dibandingkan dengan table kebenaran
INPUT OUTPUT masing-masing rangkaian.
S R C Q
0 0 0 No Change
1 0 1 1 0 III. HASIL DAN PEMBAHASAN
0 1 1 0 1
3.1 HASIL
1 1 1 Terlarang
Hasil yang diperoleh dari
Tabel 2.3 Tabel Kebenaran J-K
percobaan rangkaian dasar flip-flop
Flip Flop
INPUT OUTPUT adalah sebagai berikut :
J K C Q Table 3.1 Hasil Rangkaian R-S
0 0 0 1 0 flip-flop dengan Gerbang AND
0 0 0 0 1 S R Q
0 1 1 1 0 0 0 1 1
0 1 0 0 1 0 1 1 0
1 0 1 0 1 1 0 0 1
1 0 0 1 0 1 1 0 1
1 1 1 0 1
1 1 1 1 0
Indeks keberhasilan yang harus
dicapai adalah saat menguji tabel
kebenaran masing-masing gerbang
 Table 3.2 Hasil Rangkaian kondisi R dan S keduanya low.
Clocked R-S Flip-flop Mudahnya keluaran dari R-S flip flop
S R C Q akan berkebalikan dari masukannya,
0 0 0 - - namun pada keadan kedua
1 0 1 1 0 masukannya high, maka keluarannya
0 1 1 0 1 tidak kondusif (kondisi terlarang),
1 1 1 1 1 sedangkan untuk masukan keduanya
low maka keluarannya merupakan
keluaran dari kondisi terakhir
3.2 PEMBAHASAN
sebelumnya.
R-S flip-flop memiliki dua Clocked RS-FF yang adalah
masukan dan dua keluaran dimana rangkaian R-S flipflop yang dilengkapi
salah satu keluarannya berfungsi dengan sebuah terminal pulsa clock.
sebagai komponen, sehingga flip-flop Pulsa clock ini berfungsi mengatur
ini merupakan rangkaian dasar untuk keadaan Set dan Reset. Perubahan
membangkitkan sebuah variabek logic pada masukan R dan S tidak
besertaa komplemennya. S-R flip-flop akan mengakibatkan perubahan pada
mempunya dua masukan S (set) dan R
keluara Q dan bila pulsa clock
(reset), dan keluarannya Q dan , berlogik 0. Perubahan logic pada
bertindak sebagai 1 but memory masukan R dan S akan mengakibatkan
dengan keluara Q sebagai nilai bit
perubahan pada keluara Q dan bila
tersebut. Keadaan S dan R bernilai 1
pulsa clock berlogik 1. Keluaran dari
adalah keadaan terlarang karena
rangkaian clocked R-S flip-flop kalau
menghasilkan keluaran yang tidak
diperhatikan dari hasil tabel yang
konsisten. Masukan S yang high akan
diperoleh menunjukan bahwa hasilnya
mengeset keluaran Q bernilai 1 dan
berkebalikan dengan rangkaian R-S
masukan R yang high akan mereset Q
flip-flop. Artinya keluaran yang dari
bernilai 0. Keluarannya akan tetap atau
R-S flip-flop yang merupakan dari
tertahan pada keadaan akhirnya apabla
masukannya, akan dikembalikan lagi sia-sia merangkai beberapa rangkaian yang
ketika pulsa clock bernilai high, akan diujikan. Praktikan disarankan
sehingga keluarannya akan sama mencoba terlebih dahulu di luar jam
dengan masukkannya. praktikum agar tidak memakan waktu
lama disaat percobaan dimulai.

IV. PENUTUP
4.1 Kesimpulan
Rangkaian flip-flop merupakan
suatu rangkaian gerbang logika yang
mempunyai dua keadaan stabil pada
keluarannya yaitu keadaan 1 dan
keadaan 0. S-R flip-flop dengan
gerbang NAND jika S=0 R=0 maka
Q= =1, dan akan terlarang bila
S=R=1. Keluaran dari rangkaian
clocked R-S flip-flop akan sama
dengan nilai masukannya (S dan R)
jika pulsa clock bernilai high.
.
4.2 Saran

Percobaan rangkaian dasar flip-flop

disarankan kepada praktikan agar lebih
mempelajari cara membuat simulasi selain
pada software java circuit agar memiliki
pandangan keluaran dari rangkaian yang
dihasilkan. Disarankan juga kepada
praktikan untuk melakukan pengecekan
setiap gerbang terlebih dahulu agar tidak
 DAFTAR PUSTAKA

Ali, Muhammad., dan Nugraha,

Ariadie Chandra. 2018. Teknik
Digital Teori dan Aplikasi
Dilengkapi dengan Contoh dan
Simulasi Rangkaian. Yogyakarta
: UNY Press
Julaila, Yuli. 2017. Flip Flop. Solo :
Universitas Sebelas Maret
Maini, Anil K. 2007. Digital
Electronics Pinciples, Device
and Applications. Chichester:
Wiley
Muis, Saludin. 2012. Teknik Digital
Dasar: Pendekatan
Praktis.Yogyakarta: Graha Ilmu
Novfowan, Anang Dasa. 2000. Dasar-
Dasar Teknik Digital. Malang :
Politeknik Negeri Malang
Tim Penyusun. 2019. Modul Praktikan
Teknik Digital. Jember:
Universitas Jember